7 Programmierbare Logik

7.1 Rückblick und Vorausschau

Ich habe schon Erfahrungen mit diversen Anbietern von programmierbarer Logik gemacht. Ursprünglich habe ich ja Logik-ICs (ASICs) designt, damals gab es, abgesehen von kleinen PALs und GALs, noch gar keine Programmierbare Logik. Meistens konnten wir die Eingabe mit einem handelsüblichen Schema-Editor oder mittels speziellen Editoren der IC-Hersteller vornehmen. Funktionsblöcke gab es auch schon (z.B. ganze Nachbildungen von CMOS- oder TTL-Bausteinen), wir haben aber sehr viele Funktionen von Grund auf neu aufbauen müssen. Zum Testen der ICs mussten wir ein Testpattern schreiben, welches auf dem Testgerät Eingänge geändert hat und die dazu passenden Ausgangszustände testen konnte. Jedes kleinste Element(Logiktor: NOR, NAND) musste mindestens einmal einen Einfluss auf einen Ausgang haben. Hatten wir zum Beispiel einen 31-Bit Zähler in der Schaltung hätten wir den Clock 2³¹ (2'147'483'648) mal toggeln lassen müssen, bis sich am Ausgang etwas änderte. War dem Zähler noch ein weiterer, oder mehrere Zähler nachgeschaltet, wäre der Zeitaufwand für den Test viel zu gross geworden. Deshalb haben wir alle Zähler selber aufgebaut. Und zwar haben wir Flip-Flips so beschaltet, dass man sie sowohl als Zähler als auch als Schieberegister benutzten konnte. Alle diese «Schiebe-Zähler» haben wir dann «in Serie» geschaltet und konnten so ein Test-dann wieder umschalten auf die Zählerfunktion, ein paar Clocks an den Eingang bringen und der Ausgang hat geschaltet. Dieses, sogenannte «Boundary Scan Design» ist sehr ähnlich der JTAG-Schnittstelle.

Das war für ASICs notwendig, in die kann man nicht hineinschauen. CPLDs oder FPGAs sind aber ganz anders aufgebaut in die kann man reinschauen (Bei Altera mittels LAI - Logic Analyzer Interface), deshalb ist der «Boundary Scan Design» hier nicht notwendig. Es werden aber 8 Datenleitungen für die LAI-Funktion benötigt. Im Endeffekt bedeutet dies, dass man 4 Datenleitungen für die JTAG-Schnitstelle und 8 für die LAI-Schnittstelle spendieren muss. Spätestens wenn wir mit «embedded» Mikrokontollern arbeiten, werden wir die LAI-Schnittstelle benutzen.

Komplexe Funktionen haben wir mit «state machines» realisiert, d.h. Flip-Flops, deren Ausgänge wir über ein Geflecht von logischen Verküpfungen rückgekoppelt hatten. Mit der Zeit sind wir aber dazu übergegangen komplexe Funktionen mittels VHDL zu programmieren und als Funktionsblöcke in die Schemas einzufügen. Später haben wir dann die ganzen Schaltungen in VHDL programmiert.

Unsere Faustregel damals lautete:

Eingabe der Funktion (Schema oder VHDL):

30...40 % der Entwicklungszeit

Erzeugen der Testpattern:

60...70 % der Entwicklungszeit

Unsere zweite Faustregel damals lautete:

- Überlege Dir genau was Du machst (Funktion: Pflichtenheft → Umsetzung)
- Vermeide unter allen Umständen Fehler
- Weil:
 - Die Herstellung der Prototypen (Wafer und IC) kostet zwischen 50'000 € und 200'000 €

7

Wir waren sehr erleichtert, als die ersten programmierbaren Logikbausteine auf den Markt kamen. Damit hatten wir eine Methode, um die Funktionen von kleineren Schaltungen schon vor der Umsetzung auf einen Wafer zu testen. Funktionierte die Schaltung nicht wie gewollt, konnten wir noch einmal über die Bücher, eine bessere Version erzeugen und einen neuen Chip «brennen». Die von uns benutzten Bausteine arbeiteten mit der sogenannten «Antifuse»-Technologie. Beim Programmieren wurden einfach Sicherungen durchgebrannt. Da diese nicht rekonfiguriert werden konnten, konnte ein Chip immer nur einmal «gebrannt» werden. Heutige Chips kann man praktischerweise immer wieder neu programmieren.

Je nachdem wie viele Geräte hergestellt werden sollen, kann man direkt mit programmierbaren Bausteinen arbeiten. Einen Wafer herstellen zu lassen lohnt sich nur bei sehr grossen Stückzahlen und wenn die Funktion nachträglich nicht mehr geändert werden muss.

Viele Hersteller bieten sogar 8-Bit- und 32-Bit-Cores in VHDL an. Es gibt auch Cores von kleinen PIC-Kontrollern (z.B. den Ur-PIC16C54), welche in einem CPLD oder einem FPGA viel schneller getaktet werden können als die Originalbausteine. Es bietet sich auch die Möglichkeit, den «Embedded Mikrokontrollern», interne Logik vor- oder nachzuschalten.

7.2 Intel-Bausteine (Ehemals Altera)

Als erstes arbeiten wir hier mit Bausteinen der Firma Altera. Beispiele mit Bausteinen anderer Hersteller werden wir in Band 3 behandeln!

Die Firma Altera wurde 1983 gegründet und 2015 von Intel aufgekauft. Ich habe «Quartus Prime Lite Edition» installiert, eine Einführung von ca. 10 Minuten auf Youtube geschaut und danach innerhalb kürzester Zeit selber einen Halb-Addierer auf einem Cyclone IV DemoBoard und auf einem MAX II DemoBoard programmieren und testen. Ein weiters kurzes Youtoube-Video und ich konnte in kürzester Zeit den Grundtakt von 66 MHz meines MAX II Demo-Boards auf einen Takt von 1 Hz runterteilen und damit eine LED blinken lassen.

7.3 Beispiel: Halbddierer

Im vorangehenden Kapitel haben wir ja schon diverse Varianten von Halb-Addierern auf kleinsten Mikrokontrollern programmiert. Die Theorie muss ich daher nicht mehr erklären und kann direkt mit der Realisierung beginnen.

Es gibt 2 grundsätzlich verschiedene Ansätze programmierbarer Logik zu programmieren:

- 1. Eingabe mittels Schema (also Logikbausteine oder Funktionsblöcke)
- 2. Eingabe mittels «Hochsprache» (VHDL, Verilog usw.)

7.3.1 Habaddierer mit Schemaeingabe

Wie schon erwähnt gibt es sehr gute Youtube-Anleitungen für den Umgang mit der Programmiersoftware «Quartus Prime Lite Edition» (Momentan bevorzuge ich die Serie von Professor Bill Kleitz). Es lohnt sich daher nicht jeden Schritt auf Papier aufzuzeigen, wenn ein kurzes Video die Vorgehensweise besser vermitteln kann und die Software bei jedem neuen Update leicht anders zu bedienen ist. Trotzdem hier mal ein «Schnelldurchlauf» (mit Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition):



7

Arbeits- schritt	Beschreibung
4	Im Fenster «Project Type» wählen wir «Empty project» und klicken auf «NEXT»
5	Im Fenster «Add Files» klicken wir direkt auf «NEXT»
6	 Auswahl des benutzten Typen In unserem Beispiel: Cyclone IV - EPM1270F256C5 (kann man vom Chip ablesen)
	New Project Wizard X
	Family, Device & Board Settings
	Device Board
	Select the family and device you want to target for compilation. You can install additional device support with the Install Devices command on the Tools menu.
	To determine the version of the Quartus Prime software in which your target device is supported, refer to the <u>Device Support List</u> webpage.
	Device family Show in 'Available devices' list
	Family: MAX II Package: FBGA
	Device: All Pin count: 256
	Target device Core speed grade: 5
	O Auto device selected by the Fitter Name filter.
	Specific device selected in 'Available devices' list Other: n/a
	Available devices:
	Name Core Voltage LEs UFM blocks ^
	EPM570F25615 3.3V 570 1
	EPM1270F256C5 3.3V 1270 1 EPM1270F256C5 3.1V 1270 1
	EPM1270F25615 3.3V 1270 1
	EPM2210F256A5 3.3V 2210 1
	<
7	Im Fenster «EDA lool Settings» verändern wir nichts und klicken auf «Next»
0	Im Fenster «Summary» nichts verändem und «Finisn» klicken
9	Das Projekt steht. Wir sind bereit für die Eingabe der Funktion
	Quartus Prime Lite Edition - C/work/altera/projects/MAXII/HalfAdder_SCH/ - HalfAdder_SCH
	Project Navigsfor Alferandhy V. U. B. X. Entitylinstance COLLABORATE, DESIGN, INTEGRATE
	MAX II: EPM1270F256C5 Intel Quartus Prime MalfAdder_SCH Project Directory
	No Selection Available V Library
	Basic Functions DSP
	Interface Protocols Processors and Peripherals
	Ouro Kture Drimo o
	Tak Version 16 1 Lite Edmon
	Analysis & Synthesis Fitter [Place & Route] Bury Software
	Assembler (Generate program Secondaria)
	EDA Netlist Writer Notification Center + Add
	Type ID Message
	System Processing
	100% 00.00.20

Eingabe des Schemas

Arbeits- schritt	Beschreibung
1	Neues Schemablatt öffnen: «File» «New» Wählen «BlockDiagramm/Schematic File» Auf «OK» klicken New Quartus Prime Project Design Files AHDL File Block Qiagram/Schematic File EDIF File Qsys System File State Machine File System Verilog HDL File Tcl Script File Verilog HDL File Wemory Files Hexadecimal (Intel-Format) File Verification/Debugging Files In-System Sources and Probes File Logic Analyzer Interface File SignalTap II Logic Analyzer File OK
2	<image/>



Mit Ausnahme des «_» keine Sonderzeichen benutzen. Den Leerschlag « » zähle ich auch zu den Sonderzeichen.

schritt	Beschreibung
3	 Suchen und platzieren des AND-Gates: In gerasterter Fläche «Klick auf die rechte Maustaste» «Insert» «symbol» «primitives» in «logic» das AND «and2» anwählen, auf OK klicken und das AND platzieren
4	Suchen und platzieren des XOR-Gates: Den obigen Vorgang wiederholen um ein XOR auszuwählen und zu platzieren XOR inst1 AND2 inst
5	Eingänge platzieren: • In gerasterter Fläche, Klick auf die rechte Maustaste • «Insert» • «Symbol» • «primitives» • in «pin» «input» anwählen und auf OK clicken und das Eingangssymbol platzieren • noch ein zweites Eingangssymbol platzieren <image/>
6	Ausgänge platzieren: Den Vorgang wiederholen um 2 Ausgangssymbole zu platzieren
7	Alle Symbole mit Linien verbinden Image: I

7



Vom Schema zur Hardware



Arbeits- schritt	Beschreibung
5	 Ein neues Fenster erscheint Wenn der Programmer (Hier USB-Blaster [USB-0]) nicht erkannt wird, muss er über Hardware-Setup gesucht werden ***********************************
	xxx.pof-File (Hier HalfAdder-SCH.pof) suchen und anklicken
6	 Jetzt wird der Chip angezeigt und oben erscheint eine Zeile mit den Daten des Chips (checksumme usw.)
7	 Checkboxen anklicken: «Programm/Configure, Verify, Blank-Check) Programmer-C/work/altera/projects/MAXII/HalfAdder_SCH-HalfAdder_SCH-(Chain2.cdf)* File Edit View Processing Tools Window Help Bardie real-time ISP to allow background programming when available Programmer Edit View Processing Tools Window Help Device Checksum User-Ode Program/ Verify Blank- Examine Security Enses ISP Interview ISP to allow background programming when available File Device Checksum User-Ode Program/ Verify Blank- Examine Security Enses ISP Interview ISP to allow background programming when available Interview ISP to allow
8	 Druch anklicken von «Start» wird der Chip programmiert: → Progress: 100% (Successful) Fertig → Testen:

Resumé

- Die Eingänge des Demo-Boards werden über Pull-Up-Widerstände «hochgezogen», d.h. Ruhezustand = «high», erst durch drücken der Taste wird ein «low» an den Eingang gelegt! D.H. wir haben hier negative Logik!
- Auch die LEDs sind mit Widerständen hochgezogen und leuchten nur wenn der Ausgang auf «low» geschaltet wird. Auch hier haben wir negative Logik!
- Mit etwas Denkarbeit können wir trotzdem die Funktion testen:

Wahrheitstabelle Halb-Addierer mit negativer Logik

	SummandB	SummandA	Carry	Summe
Taster/LED	S2	S3	LED1	LED2
Eingang/Ausgang	PIN_T15	PIN_R14	PIN_R13	PIN_T13
WT-Zeile_1	gedrückt = "0"	gedrückt = "0"	leuchtet = "0"	leuchtet = "0"
WT-Zeile_2	gedrückt = "0"	nicht gedrückt = "1"	leuchtet = "0"	1 dunkel = "1"
WT-Zeile_3	nicht gedrückt = "1"	gedrückt = "0"	leuchtet = "0"	1 dunkel = "1"
WT-Zeile_4	nicht gedrückt = "1"	nicht gedrückt = "1"	dunkel = "1"	leuchtet = "0"

Wir haben aber bereits jetzt die Fähigkeit unser Schema der Hardware (Demo-Boards) anzupassen. D.h. wir fügen einfach 2 Inverter vor die Eingänge und 2 Inverter nach den Ausgängen ins Schema ein. Dabei testen wir gleich ob das Sonderzeichen «/» von Quartus II akzepiert wird.

Hier das neue Schema:



Funktioniert einwandfrei!

Simulation der Schaltung

Arbeits- schritt	Beschreibung		
1	 Im Hauptmenü anwählen: «File» «New» «University Program VWF» Klick auf «OK» Ein neues Fenster erscheint 	New Tcl Script File Verlog HDL File VHDL File VHDL File Memory Files Hexadecimal (Intel-Format) File Memory Initialization File Verification/Debugging Files In-System Sources and Probes F Logic Analyzer Interface File SignalTap II Logic Analyzer File University Program VWF Other Files AHDL Include File Block Symbol File Chain Description File Synopsys Design Constraints Fil Text File OK Cancel He	× ile





Arbeits- schritt	Beschreibung
11	Simulation Waveform Editer - C/work/altera/MAXIV/halfAdder_SCH - HalfAdder_SCH 20170529074545.sim.vorl (Read-Only)] Inie Edit View Simulation Help Search altera.com Nation Time Bar Ops Ops
	 Die Simulation entspricht der Wahrheitstabelle: beide Eingänge «low» → kein Ausgang «high» je ein Eingang «high» → nur «Summe» = «high» beide Eingänge «high» → nur «Carry» = «high»

Simulation der Schaltung mit Glitches

Bisher haben wir die Laufzeiten der Logik nicht beachtet. Jede LogikZelle erzeugt aber eine Verzögerung des Eingangsignals zum Ausgangssignal. Die Programmierbare Logik ist aber so schnell, dass die Laufzeiten einzelner Logik-Gatter im Simulator nicht ersichtlich sind. Erst bei grossen Schaltungen werden wir die Laufzeitverzögerungen sehen. Wir erzeugen aber jetzt mal eine Verzögerung «manuell» indem wir das «High-Signal» von Eingang «SummandA» von 360 bis 370 ns markieren und in der Funktionsleiste oben auf ^Or klicken und dann von 720 bis 730 ns markieren und in der Funktionsleiste oben auf ¹ klicken.

| ▶ Q | ※ Q + ≚ / E / E ﷺ / C / Z / E | 😤 🤾 🚈 踪 | ▶ Q | ※ Q +) ≚ / E / E ﷺ / C / Z / E | 😤 😤 🚈 踪

9	Simulation Waveform	Editor - C:/wor	tear/MAXI/HalfAdder_SCH-HalfAdder_SCH - HalfAdder_SCH - HalfAdder_SCH - Mareform.vnf] – 🗆 🗙
File	Edit View Simu	dation Help	Search altera.com
	Q 🐹 🗄 A 🛓	<u> </u>	2012 / 2011 歳 暖 為 画 晩
Ma	ter Time Bar: 0 ps		Penter: 122.01 ns Interval: 122.01 ns Start End
		Value at	ps 80.0 ms 160,0 ms 240,0 ms 320,0 ms 400,0 ms 480,0 ms 560,0 ms 640,0 ms 720,0 ms 8000,0 ms 860,0 ms 960,0 ms ^
	Name	0 ps	ps
-	Y Summanden	B 00	00 X 01 X8 10 X 11 X8X 00 X 01
	SummandA	80	
	SummandB	80	
21	Summe	вх	
-	Cary	вх	
			5 v

Dise Situation kann auftreten, wenn ein Eingansssgnal direkt anliegt und das andere noch mehrere Logikzellen durchlaufen muss. Hier haben wir mal eine Laufzeitverzögerung von 10 ns gewählt.

Simulation W	Vaveform Editor -	C:/work/	/altera/MAXI	l/HalfAdder_S	CH/HalfAdd	er_SCH - Hal	HAdder_SCH	HalfAdder	SCH_201706	05215325.sim	wwf (Read-0	Only)]															x · L
File Edit Vie	w Simulation	Help																							Sean	h altera.con	n 🌖
RQ X -	· · · · · · · ·	(E 1993)	(<u>c</u>)(<u>s</u>)(<u>s</u>)	$\langle \overline{B} \mid R_{A}^{0} \mid R_{A}^{0} \rangle$	2월 📷 👯	6																					
Master Time Bar	0 ps				•	+ Poi	nter: 3.59 n					Interval: 3	.59 ns				Start					End					
Name	Value at	0 ps	40.0 ns	80.0 ns	120,0 ns	160,0 ns	200 _, 0 ns	240,0 ns	280 _, 0 ns	320,0 ns	360,0 ns	400,0 ns	440,0 ns	480,0 ns	520 _, 0 ns	560,0 ns	600 _, 0 ns	640,0 ns	680,0 ns	720 _, 0 ns	760,0 ns	800,0 ns	840,0 ns	880,0 ns	920,0 ns	960,0 ns	1.0 us ^
	0 ps	0 ps																									
🍃 🗡 Summa	a 8 00			00			X		01				10					11		XIX		.00			Х	01	\square
🔒 Sur	n 80																										
👗 Sur	n 80																										
📽 . Summe	e 80																										
🛎 Cary	BO																										
		<																									> ~

Synchronisation der Eingänge

Die Eingänge unserer Schaltung können wir synchronisieren, so dass beide zur gleichen Zeit den Zustand wechseln. Dies erreichen wir mit dem Vorschalten von D-Flip-Flops in die Eingänge unseres Halb-Addierers.



In der Simulation fügen wir jetzt noch den Clock-Eingang (Synchro) hinzu (Oberste Zeile). Zeile 2 zeigt die Eingänge als Bus, die Zeilen 3 und 4 als Einzelsignale. Zeile 5 zeigt die synchronisierten Eingänge als Bus und die Zeilen 6 und 7 als Einzelsignale.

Simu	lation Way	eform Editor - O	:/work/alt	era/N	NIXAI	lalfA:	IderP	reSyr	ch_S(H/H	alfAi	Iderf	reSy	nch.)	CH-	Half	Adde	rPreS	iynch	sci	H - I	Wav	efor	rm.vv	wf]																																	-		>
le Ed	lit View	Simulation	Help																																																						iearch	altera.	.com	
k Q	e	.는 <u>로</u>)(<u>i</u>)	i 188).	XZ	(2)	i K	t kå	7 _{in}	-	%																																																		
aster T	ime Bar:) ps								•	۲	Po	inter	40	.64 r	5											Inter	al:	406.	64 n:										Star	ŧ 🗌										e	nd:								
		Value at	0 ps	40.0	ns	80)) ns	1	10,0 n	\$	160	0 ns	2	00,0	ns	240	0 ns	2	80,08	ns	32	20,0	ns	36	50,0 r	ns	400	0 ns		440,0) ns	48	0,0 n	s :	520,0	ns	560	0 ns	60	0,0 n	. 6	40,0	ns	680,0	ns	720	0 ns	760	1,0 ns	80	0,0 ns	84	0,0 ns	880	0 ns	920,0	ns	960,0	ins 1.	0 us
	Name	0 ps	0 ps																																																									
-	Synchro	80	Ľ.	Л		1			٦					1				1		Г		L					1		5		L				l		5			J		L				l_			٦		Л			5	٦		L.	٦.		Г
> ~	Summa	B 00					00						X					ø	1						30	X					10					\square					1	1					QC.				0	0						01		\square
-	Sum	80																								гt			T																			Ц.					11							
-	Sum	80											Г			1			1		1																		-																	m	11	-	11	1
• •	SynchS	BUU																																υu																										t
	inst	BU																																ý																										Þ
	inst1	BU																																Ų																										$^{\pm}$
a de	Summe	BX	×××	**	***	~~	×	**	~~	×	**	×	**	××	***	××	**	**	~	\sim	X	Š	~	***	***	**	××	\sim	Š.	\sim	~	**	**	~~	~	**	**	~	**	***	**	~~	**	~~	**	~~	**	~~~	~	888	***	***	***	~~~	~~~	***	**	***	***	×
-	Carry	вx	×××	àð	***	Š	xx	××	8	xx	××	×	×	à	***	ŵ	xx	àð	òò	~	Χò	88	×	***	××	××	ŵ	88	àð	8	8	xx	***	ŝ	~	××	88	~	××	ŚŚŚ	**	~~	××	~~	××	8	**	888	~	888	~~	***	***	~~~	888	***	ŵ	***	XXX	×XX
			<																																																									>

Die Glitches erscheinen jetzt nicht mehr. Je nach Zeitpunkt der steigenden Flanken des Synchronisationssignals können sie aber trotzdem noch auftreten.

🕥 Sim	ulation Wav	reform Editor - (C:/work/a	ltera/MA	01/HalfAdde	rPreSynch	SCH/H	alfAdderP	reSynch_	SCH - He	alfAdderPr	reSynch_SC	H - [HalfAd	derPreSynch	SCH_201706	05223251.sim	.vwf (Read-O	inly)]											- 🗆	×
File E	dit View	Simulation	Help																									Sean	ch altera.com	6
	× -	$\mathbb{A} \triangleq (\underline{z})$	∈ ₩ X	e xa xa	$\rangle \overline{n} \mid s^{\oplus}_{n} \mid$	e 2a 🛛	3 %																							
Master	Fime Bar:) ps					•	+ Poi	nter: 87.	.91 ns					Interval:	17.91 ns				Start					End	£				
	Name	Value at 0 ps	0 ps 0 ps	40.0 m	80.0 n	s 120	0 ns	160,0 ns	200,0	ns 24	40,0 ns	280 _, 0 ns	320 _, 0 ns	360,0 ns	400,0 ns	440,0 ns	480,0 ns	520,0 ns	560,0 ns	600 _, 0 ns	640 _, 0 ns	680,0 ns	720 _, 0 ns	760 _, 0 ns	800,0 ns	840,0 ns	880,0 ns	920 _, 0 ns	960 _, 0 ns 1.0) us ^
-	Synchro	80				J						11	TTL.		1	TTL			J T				1			-	J T TL	1	TT	5
<u>ک</u> ۲	Summa	8 00			0	10			X			01				10)				11		XeX		00				01	PI
-	Sum	80							,																					=
6 ~	SynchS	B 00				00				X			01				10		Х		11		Х			00		X	01	
-	inst	80		_																										-
-	inst1	80								ЦГ																				
	Summe	80																	1											—
<u>**</u>	Carry	B 0	-																J				L							-
			> <																										0% 00.0	> ~

Wir simulieren hier aber alles im ns-Bereich. Mit der Lite Version von Quartus II kann maximal bis zu einer Endzeit (Set End Time) von 100 µs simuliert werden. Für unser Beispiel mit dem Halb-Addierer und den Tastern kann man aber einen Synchronisationstakt von >100 ms benutzen. Synchronisation der Eingänge

2/1270

5/212

Synchronisation der Ausgänge

Es können aber auch die Ausgänge synchronisiert werden. Dies erreichen wir mit dem Nachschalten von D-Flip-Flops in die Ausgänge unseres Halb-Addierers.



In der Simulation fügen wir jetzt noch den Clock-Eingang (Synchro) hinzu (Oberste Zeile). Zeile 2 zeigt die Eingänge als Bus, die Zeilen 3 und 4 als Einzelsignale.

Simulation Wavefo	orm Editor - C:/wor	ork/altera/MA	Wil/HalfAdderPostSynch_SCH/HalfAd	derPostSynch_SCH - HalfA	dderPostSynch_SCH - [Waveform.vwf]							- 0	×
File Edit View S	Simulation Help												Search altera.com	•
📘 🔍 👗 🕹 A	L <u>z</u>)(<u>i</u>)(<u>i</u>)(<u>i</u>)	¥)@)@ X	2) 🖲 🤹 😪 🐜 🚘 🗞											
Master Time Bar: 0 ps	5		• •	Pointer: 5.04 ns			Interval: 5.04 ns		Start: 0 ps		End: 0 ps			
Name		Value at	0 ps 80.0 ns	160,0 ns	240,0 ns	320,0 ns	400,0 ns	480,0 ns	560,0 ns 640,0	ns 720,0 ns	800 _, 0 ns	880,0 ns	960,0 ns	^
		0 ps	0 ps											
Synchronisati	tion BO													_
🍃 🖌 Summanden	B 00		00	X	01		XXX	10	X 11	XiX	00	X	01	
Summan:	dA BO													- 1
Summan:	d8 8.0													-
Summe	BX			**********	~~~~~~~~	~~~~~~	**********	********		***********		~~~~~~	*******	\otimes
🐸 Carry	BX			**********	~~~~~~~~~	*******	~~~~~~~~~~~	******		************		~~~~~~~	*******	×>
			¢											> •

Die Glitches erscheinen jetzt nicht mehr. Je nach Zeitpunkt der steigenden Flanken des Synchronisationssignals können sie mit dieser Schaltung aber trotzdem noch auftreten.

S 📀	imulation Wav	eform Editor - (:/work/altera/MAXII/H	alfAdderPostSynch,	SCH/HalfAdderPost	tSynch_SCH - Half	fAdderPostSynch_S	CH - [HalfAdderF	ostSynch_SCH_20	170605234827.sim.vwf (ead-Only)]										- 0	×
File	Edit View	Simulation	Help																	Search a	altera.com	•
	९ 🐹 🕹	A Z (E)	E 22 XC XZ XE	(운영송) #	R.																	
Mast	er Time Bar:) ps			• • Pointer	r. 14.35 ns			Interval:	14.35 ns			Start:				End:					
	Name	Value at	0 ps 40.0 ns	80.0 ns 120,0	ns 160 _, 0 ns 2	200,0 ns 240,0	0 ns 280,0 ns	320,0 ns 364	0,0 ns 400,0 ns	440,0 ns 480,0	s 520,0 ns	560,0 ns 600	i,0 ns 640,0 ns	s 680,0 ns	720,0 ns	760 _, 0 ns	800,0 ns	840,0 ns	880,0 ns	920,0 ns	960 _, 0 ns -1.0	0 us ^
		0 ps	o ps				<u></u>															
-	Synchro	80																		<u> </u>		1
-	Y Summa	8 00	- F	00	X		01		XxX	10		(- 11		XuX		00		X		01	÷ 1
B -	Sum	80						_														÷- 1
in	Sum	80																				-
-	Summe	80										1										_
out.	Carry	80																				
			<																			> ~

Wir wollen aber in die Schaltung hineinschauen, schaffen es aber nicht die Signale «synchA» und «synchB» anzuzeigen. Ich habe vergebens nach Testpunkten gesucht. Da wir aber lösungsorientiert sind, suche wir nicht lange und überlegen uns eine Alternative. Wir Setzen einfach zwei weitere Ausgänge in die Schaltung, verbinden sie mit «synchA» und «synchB» und simulieren erneut.

Synchronisation der Ausgänge mit «Testpunkten»

Die Testpunkt nennen wir «Summe_pre» und «Carry_pre».



In der Simulation fügen die neuen Signale vor den Ausgängen «Summe» und «Carry» hinzu. So dass wir die Zustänge vor den Flip-Flops und nach den Flips-Flops untereinander haben und sie so besser vergleichen können.

🕥 Sir	ulation Waveform E	ditor - C:/wo	rk/altera/MAXII/HalfAdderF	ostSynch_SCH/HalfA	dderPostSynch_S	CH - HalfAdder	PostSynch_SCH - [V	/aveform.vwf]*					-	- 0	×
File	Edit View Simul	lation Help											Search	altera.com	9
	🍳 👗 은 木 🛎	XE XE 88	i Xe Xe Xe Xe 🗟 🧞	為 🛋 🐘											
Maste	Time Bar: 0 ps		•	Pointer: 4.15 r	15		Interval: 4.15 n	5	St	art		End:			
	Name	Value at	0 ps 80.0 ns	160,0 ns	240,0 ns	320,0 ns	400,0 ns	480,0 ns	560.0 ns	640,0 ns	720,0 ns	800,0 ns	880,0 ns	960,0 ns	^
	Name	0 ps	0 ps				$\land \land$		∞		\wedge	\wedge			
in	Synchro	в 0					T_{μ}								_
۵ ک	' Summanden	B 00	00	X	01		XX	10	X	11	XX	00	X	01	\square
<u>in</u> -	SummandA	во]												-
i	SummandB	во							1						-
<u>eut</u>	Summe_pre	вх		******	~~~~~~	******	≫>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>	~~~~~~~		~~~~~~	∞∞₩∞	*******	~~~~~~	*****	\otimes
<u>eut</u>	Summe	вх		*******	******	******	******	*******	*******	******	******	*******	******	*****	\otimes
<u>9</u>	Carry_pre	вх		********	******	******	*******	~~~~~~~	*******	~~~~~~	~~~~~~	*******	~~~~~~	*****	\otimes
out 🍆	Carry	вх		*******	******	*****	*******	~~~~~	*******	******	******	*******	******	*****	\otimes
<		>	<												> ~
														0% 00:0	00:00

Jetzt sehen wir, wie auf dem Signal «Summe_pre» Glitches sind, welche aber nach dem Flip-Flop «weggefiltert» sind.

🕥 Sir	ulation Waveform E	ditor - C:/wor	k/altera/MAX	(II/HalfAdderPo:	stSynch_SCH/HalfA	dderPostSynch_SC	H - HalfAdderP	ostSynch_SCH - [H	lalfAdderPostSynch	SCH_201706132129	55.sim.vwf (Read	i-Only)]			- 0	×
File	Edit View Simul	ation Help												Search	altera.com	•
	9 👗 은 뉴 프	XE XE 88	Xē X3 X2	$\langle \overline{B} \mid \mathbb{R}^{\oplus}_{in} \mathbb{R}^{\oplus}_{in} \rangle$	為 🛋 🐘											
Maste	Time Bar: 0 ps			•	Pointer: 278.7	2 ns		Interval: 278.72	2 ns	Sta	rt 🗌		End:			
	News	Value at	0 ps	80.0 ns	160,0 ns	240.0 ns	320,0 ns	400,0 ns	480,0 ns	560,0 ns	640.0 ns	720.0 ns	800,0 ns	880,0 ns	960,0 ns	^
	Name	0 ps	0 ps		\wedge			\wedge		\wedge		\wedge	\wedge			
in_	Synchro	во	F						1							1
۵ 🛸	' Summanden	B 00		00		01		X&C	10		17	XX	00	X	01	D
<u>in</u> -	SummandA	в 0						_								÷
<u>in</u>	SummandB	B 0														
eut 🏜	Summe_pre	в 0														
<u>eut</u>	Summe	B 0														Ξ.
<u>9</u>	Carry_pre	в 0														4
out 🌥	Carry	B 0			\/					$\sqrt{7}$		\mathbf{V}	τ/			4
					<u> </u>			<u> </u>		\sim		<u> </u>	Y			

7.2.2 Halbaddierer mit VHDL

Der grösste Vorteil von VHDL ist die Kompatibilität von einem Hersteller zum Anderen. Bei der Schemaeingabe, muss man das Schema beim Wechsel des Herstellers neu eingeben und riskiert dabei, dass es spezielle Funktionen beim neuen Hersteller nicht gibt und «nachgebaut» werden müssen.

Hier der verkürzte Ablauf der Eingabe:

Erzeugen des Projekts:

Arbeits- schritt	Beschreibung
1	Also erst einmal starten wir Quartus Prime Lite Edition»Dann wählen wir «New Project Wizzard»
	Bild: siehe Seite 7.3
2	 Bei der Einführung (Introduction) klicken wir einfach auf «NEXT»
3	 Bei «Directory, Name, Top-Level-Entry wählen wir einen Ordner für die Ablage des Projektes Ich wähle immer einen Ordner aus, welcher sich nicht im Progammordner, aber auf demselben Laufwerk befindet. Ich habe die Projekte immer im Ordner «work» Dann wählen wir noch einen passenden Namen für das Projekt; hier: HalfAdder_VHDL
	Bild: analog zu Seite 7.3
4	 Im Fenster «Project Type» wählen wir «Empty project» und klicken auf «NEXT»
5	 Im Fenster «Add Files» klicken wir direkt auf «NEXT»
6	 Auswahl des benutzten Typen In unserem Beispiel: Cyclone IV - EPM1270F256C5 (kann man vom Chip ablesen) Bild: analog zu Seite 7.4
7	Im Fenster «EDA Tool Settings» verändern wir nichts und klicken auf «Next»
8	 Im Fenster «Summary» nichts verändern und «Finish» klicken
9	Das Projekt steht. Wir sind bereit für die Eingabe der Funktion
	Bild: analog zu Seite 7.4

Eingabe des Schemas:

	Arbeits- schritt	Beschreibung
	1	Neues VHDL-Blatt öffnen: «File» «New» Wählen «VHDL File» Auf «OK» klicken New Quartus Prime Project New Quartus Prime Project Design Files AHDL File Block Diagram/Schematic File EDIF File Qsys System File State Machine File SystemVerilog HDL File Tcl Script File Verlog HDL File Wemory Files Hexadecimal (Intel-Format) File Memory Initialization File Verification/Debugging Files In-System Sources and Probes File Logic Analyzer Interface File SignalTap II Logic Analyzer File OK Cancel Help
	2	Dem VHDL einen Filenamen geben: • Im Menü wählen: • «File» • «Save as» • Eingabe des Filenamens: hier «HalfAdder_VHDL» Bild: siehe Seite 7.5
	3	Jetzt geben wir im Editor den VHDL-Test für einen Halbaddierer ein:
Ressourcen Logic elements: 2/1270 Total pins: 4/212	3	<pre>library IEEE; use IEEE.STD_LOGIC_1164.ALL; Half Adder with VHDL Martin Habenicht 2017-12-28 entity HalfAdder_VHDL is Port (a,b : in STD_LOGIC; s,c : out STD_LOGIC); end HalfAdder_VHDL; architecture Behavioral of HalfAdder_VHDL is begin s <= a xor b; c <= a and b; end Behavioral;</pre>
	4	Klick auf Dreiecksymbol der Menüleiste Keine Fehler

Arbeits- schritt	Beschreibung
5	Simulation der VHDL-Schaltung:Vorgehen wie auf Seite 7-10 bis 7-13 beschrieben:
	Simulation Waveform Editor - C:/work/altera/MAXII/HalfAdder_VHDL/HalfAdder_VHDL - HalfAdder_VHDL - [HalfAdder_VHDL 2017]229141838.sim.vv × File Edit View Simulation Help Search altera.com Note: A A A A A A A A A A A A A A A A A A A
	 a = Summand 1 b = Summand 2 s = Summe c = Carry Die Funktion ist erfüllt. Man sieht aber deutlich, dass hier Schaltverzögerungen simuliert werden. Die Verzögerungen weisen einen Wert von 7 ns auf und bewirken beim gleichzeitigen Schalten (bei 757 ns) der Eingänge einen «Glitch». Wenn wir die Simulation 10 mal schneller ablaufen lassen (von 1000 ns auf 100 ns), sehen wir, dass es sich um je einen zeitversetzten Glitch mit einer Dauer von ca. 0.7 ns auf
	den Ausgängen handelt. Simulation Waveform Editor - C:/work/altera/MAXII/HalfAdder_VHDL/HalfAdder_VHDL - HalfAdder_VHDL - [HalfAdder_VHDL_2017122914305 文 File Edit View Simulation Help Search altera.com Name Ops Pointer: 14.39 ns Interval: 14.39 ns Start: End: Name Ops Ops 20.0 ns 40.0 ns 60.0 ns 80.0 ns 100.0 n

Da wir unsere Schaltungen im kleinen Millisekundenbereich betreiben, kümmern wir uns momentan nicht weiter um die Problematik der Laufzeitverzögerungen.

7.3 Beispiel: Timer

Wir beschränken uns ab jetzt auf die Eingabe mittels Schema. VHDL ist eine tolle Sache, es würde aber den Rahmen unseres Buches sprengen, einen Kurs in VHDL darin aufzunehmen. Wer sich dafür interessiert, findet gute Beiträge auf Youtube. Es gibt auch gute Einführungskurse der diversen Hersteller von programmierbarer Logik (Intel, Xilinx, Lattice, Micochip (Atmel)...) und viele Bücher. Ich selber habe oft das Buch «VHDL: méthodologie de design et techniques avancées» von Thierry Schneider benutzt. Ich habe selber mit Thierry zusammen gearbeitet und das war auch der Grund ein französisches Buch zu kaufen.

Ich mache die folgenden Beispiele wieder für das Demo-Board mit dem MAX II. Es hat eine Taktfrequenz von 66 MHz.

Als Erstes, lassen wir die zwei LEDs, welche wir schon für den Halb-Addierer benutzt haben mit einem Takt von 1 Hz alternierend blinken.

Wenn wir mit einem Takt von 66 MHz einen Takt von 1 Sekunde erzeugen wollen, müssen wir den Clock durch 66 000 000 teilen. Um herauszufinden, wie viele Teilerstufen eines Binärteilers wir dafür benötigen, rechnen wir:

- log 66 000 000 / log 2 = <u>25.97</u> → Aufrunden auf 26 Stufen.
- Der «LMP_Counter» kann so parametriert werden, dass er bis zu einer bestimmten Zahl zählt und dann neu beginnt mit →
 Dem Parameter «LPM_MODULUS» den Wert 66 000 000 zuweisen

Dafür eröffnen wir wieder ein Projekt, ein neues Schema und geben ihm einen passenden Namen, hier z.B. «Blinky».

Arbeits- schritt	Beschreibung	
1	 Das Menu «Symbol Tool» in der Menüleiste oben anklicken die Bibliothek «megafunctions > arithmetic» anwählen im der	 Runterscrollen bis das Modul «LMP_COUNTER» erscheint Das Modul «LMP_COUNTER» anklicken Winderscrollen bis das Modul (LMP_COUNTER) anklicken
2	Modul parametrieren: Beim meiner aktuellen Installation von Quartus wird der «Mega Wizzard» nicht gestartet. Kann sein, dass der nicht mehr vorhanden ist, wir suchen aber wir nicht lan- ge herum, sondern klicken mit der rechten Maustaste auf das Symbol > Properties und schon haben wir ein Menü in welchem wir den Baustein «LPM_COUNTER» für unsere Bedürfnisse konfigurieren können.	Parameter Value LPM_SVALUE LPM_AVALUE LPM_MODULUS LPM_DIRECTION LPM_VIDTH LPM_COUNTER sload sset data] dip updown cout cik_en cout cin_en to t

Arboite-				
schritt	Beschreibung			
3	Parameter: Wir schalten alle I/O-Optionen, ausser die beiden die wir benötigen, auf «unused»: • clock • clock • g[LMP_WIDTH-10] * symbolProperies * * omer die eine offenen wersion state Direction Hide Allas • offenen offenen wersion state Direction Hide Allas • are die wore Unused NPUT No • are die wore Unused NPUT No • are die ein one Unused NPUT No • are die ein None Unused NPUT No • are die ein one Unused NPUT No • are die ein one Unused NPUT No • are die ein None Unused NPUT No • are die ei	Format: Hier schreiben wir die che wir für das Teilen wir vorangehende ber • LMP_WIDTH = 26 • LMP_MODULUS =	e zwei Werte rein, wel- benötigen (die haben benötigen zum benötigen (die haben benötigen benötigen benötigen bescher	
	OK Cancel Help		OK Cancel Help	
	Parameter Value LPM_SVALUE LPM_AVALUE LPM_MODULUS 66000000 LPM_DIRECTION LPM_UNDTH 26 LPM_PORT_UPDOWN	 Inputs und Outputs Eine Buslinie, welch Inputs Inputs<	And wir offen lassen	
5	Das Schema ist jetzt bereit: • Eingang «CLKin» ist benannt • Der Ausgang «q25» wir noch invertiert dan Ausgänge «LED1» und «LED2» erhalten, « nierend blinken werden. Parameter IPM_SVALUE IPM_MODULUS GE IPM_DRECTION IPM_WIDTH 26 IPM_ORT_UPDOWN (LKM (LK	nit wir 2 invertierte damit sie auch alter-	Zuweisung der Pins: • CLKin → PIN_H5 • LED1 → PIN_R13 • LED2 → PIN_T13	Ressourcen Logic elements 37/1270 Total pins: 3/212

Programmieren → es blinkt!

7

7.3.1 **Entprellen mit Flip-Flops**



7.3.1.1 Stufe 1: nur Einschalten mit D-FF entprellt:

Die Signale «Stage1», «Stage2» und «PostAND» habe ich nur hinzugefügt, damit wir in der Simulation «in die Schaltung» hineinschauen können.

🕥 Sir	nulation Wave	form Editor - C	/work/altera/MAXII/DebouncerSimpl	le/DebouncerSimple - Deb	ouncerSimple - [Wave	form.vwf]								- 0	×
File	Edit View	Simulation	Help											Search altera.com	•
	د 🗠 🔊	는 포 XE XE	E 🚟 XE XE XE XE 😹 🗞 🍇	■ 號											
Maste	Time Bar: 0 p	25		Pointer: 1.	25 ns		Interval: 1.25 ns			Start:		Endt			
	News	Value at	0 ps 80.0 ns	160,0 ns	240,0 ns	320,0 ns	400 _, 0 ns	480 _, 0 ns	560,0 ns	640,0 ns	720 _, 0 ns	800,0 ns	880,0 ns	960,0 ns	
	Name	0 ps	0 ps												
<u>in</u> -	Debounce	80		unn	nnnr	uuuu	unnn					nnn	nnn	ւռռռ	5
- in-	Eingang	80								J					1
	Stage1	вх	×****	~~~~~~~~~~	******	**********	~~~~~~~~~~~	~~~~~~	**********	~~~~~~~~~~	*********	**********	********	*******	≫
	Stage2	вх		~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	********	**********	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	~~~~~~	*********	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	**********	***********	********	*******	≫
	PostAND	вх		~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	******	~~~~~~~~~~~	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	~~~~~~~	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	********	***********	********	*******	\approx
	Entprellt	вх		~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	********	**********	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	~~~~~~	**********	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	**********	***********	********	*******	≫
<			<												> <

In der Simulation steht das «high»-Signal zuerst nur kurz an, beim zweiten mal bleibt das Signal «high». Danach machen wir dasselbe mit dem «low»-Signal, zuerst einmal nur kurz «low» and danach bleibt es «low».

🕥 Sir	nulation Wavefor	m Editor - C:/	work/altera/MAXII/DebouncerSimp	le/DebouncerSimple - Debo	uncerSimple - (Debou	ncerSimple_20170809155	718.sim.vwf (Read-Only)]							- 🗆 🗙
File	Edit View Si	mulation H	elp										St	sarch altera.com 🥥
	9 👗 은 시	<u>z</u>)(<u>i</u>)(<u>H</u>	跛)은)조)존)표 🗟 🗟 🖓	₩										
Maste	r Time Bar: 0 ps			+ > Pointer: 0 p	5		Interval: 0 ps		St	art		End:		
	Name	Value at	0 ps 80.0 ns	160 _, 0 ns	240,0 ns	320,0 ns	400,0 ns	480,0 ns	560,0 ns	640,0 ns	720,0 ns	800,0 ns	880,0 ns	960,0 ns
		0 ps	0 ps											
<u>in</u>	Debounce	80		unn			nnn		unn					ו ייייייי
<u>in</u>	Eingang	80												
	Stage1	80												
	Stage2	80	L											
	PostAND	80												
	Entprellt	80												
			<											> ~

Es ist schön ersichtlich, wie das «high»-Signal von den Flip-Flops «weitergereicht» wird. Es reicht aber zuerst nicht, dass beide Eingänge des AND-Gates gleichzeitig «high» sind. Der Ausgang wird nicht gesetzt.

Wenn das Signal länger auf «high» ist, reicht es, dass der Ausgang geschaltet wird.

Ist der Ausgang «high» und der Eingang geht auf «low» wird der Ausgang schon beim nächsten Clock-Signal aus «low» gesetzt.

Es wird also nur das Einschalten entprellt, das Ausschalten nicht.

3/1270

6/212

7.3.1.2 Stufe 2: beide Flanken mit JK-FF entprellt :



Jetzt benutzen wir ein JK-Flip-Flop. Eingeschaltet wird es, wenn der J Eingang «high» ist (wenn beim AND-Gatter beide Eingänge «high» sind). Ausgeschaltet wird es, wenn der K Eingang «high» ist (wenn beim NOR-Gatter alle Eingänge «low» sind).

🕥 Si	nulation Wavef	orm Editor - C:	/work/altera/MAXII/DebouncerJK/D	ebouncerJK - DebouncerJK	- [Waveform.vwf]									- 0	×
File	Edit View !	Simulation H	Help											Search altera.com	
	3. ※ 은 /	<u>z</u>) <u>z</u>)a	8 X)C X X X)A 🗟 🗞 🍕												
Maste	Time Bar: 0 p	6			37.65 ns		Interval: 437.65 n		si	art		End:			
		Value at	0 ps 80.0 ns	160,0 ns	240,0 ns	320,0 ns	400,0 ns	480,0 ns	560,0 ns	640,0 ns	720 ₁ 0 ns	800,0 ns	880 _, 0 ns	960 _, 0 ns	^
	Name	0 ps	0 ps												
÷.	Debounce	во		ւոռո				תתת	uuuu				ותתת		Г
<u>in</u> -	Eingang	B 0													÷
	Stage1	вх		**********	~~~~~~~~~~	*******	*********	*******	**********	********	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	**********	~~~~~~	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	\otimes
	Stage2	вх		**********	~~~~~~~~~~~	**********	**********	********	************	~~~~~~~~~~	~~~~~~~~~~	***********	*******		\approx
	PostAND	вх		**********	~~~~~~~~~~	*********	*********	*******	***********	********	~~~~~~~~~	**********	*******	*******	**
	PostNOR	вх		**********	~~~~~~~~~~~	**********	**********	********	************	~~~~~~~~~~	~~~~~~~~~~	***********	*******		\approx
941	Entprellt	вх		**********	~~~~~~~~~~	*********	*********	*******	***********	********	~~~~~~~~~	**********	*******	*******	22
4		>	¢												5

In der Simulation steht das «high»-Signal nur kurz an und der Ausgang reagiert nicht. Steht das «high»-Signal länger an, schaltet der Ausgang auf «high». Ist der Ausgang «high» richtet ein kurzes «low»-Signal am Eingang nichts aus, es muss schon 3 Clocks (Debounce) anstehen, bis der Ausgang wieder auf «low» geht.

🕥 Sir	nulation Wavefo	orm Editor - Ca	/work/altera/MAXII/DebouncerJK/D	lebouncerJK - DebouncerJK -	[DebouncerJK_20170	809155440.sim.vwf (Read-	Only)]							- 🗆 ×
File	Edit View S	Simulation H	telp										[Search altera.com
	역 🐹 은 분	<u>z</u>)(<u>z</u>)(<u>z</u>)(<u>z</u>	\$\$)C X2 X2 X8 +운 ~?	a ₩										
Maste	r Time Bar: 0 pr	5		Pointer: 3.7	6 ns		Interval: 3.76 ns		5	Start		End:		
	Name	Value at	0 ps 80.0 ns	160,0 ns	240,0 ns	320,0 ns	400,0 ns	480,0 ns	560,0 ns	640,0 ns	720,0 ns	800,0 ns	880,0 ns	960,0 ns
		0 ps	Ops											
-	Debounce	80									<u>u u u u u</u>	그니니니니	ЦЦЦ	
₽-	Eingang	B 0												
-	Stage1	B0												
-	Stage2	BO												
*	PostAND	BO												
-	PostNOR	81												
	Entprelit	BO												
			<										i i i	> ~
														0% 00:00:00

Jetzt werden das Einschalten und das Ausschalten entprellt.

Der CMOS-Baustein MC14490 ist intern ähnlich aufgebaut. Er hat aber 4 Stufen, das können wir auch machen indem wir weitere Flip-Flops anhängen und die zweifach Logik-Gatter durch 4-fache ersetzen:

AND2 → AND4

NOR2 → NOR4

7.3.1.3 Stufe 3: 4-Stufiges Entprellen mit JK-FF :



Das Schieberegister wurde jetzt um 2 Stufen erweitert. Auf die Zustände der einzelnen Stufen verzichten wir jetzt, das Prinzip haben wir ja begriffen.

🕥 Sir	nulation Wave	form Editor - C	/work/altera/MAXII/Debouncer1449	0/Debouncer14490 - Debo	uncer14490 - [Waveforn	n.vwf]								- 0	×
File	Edit View	Simulation I	Help											Search altera.com]•
	3. ※ 관 .	1 <u>z</u>)(<u>z</u>)(<u>z</u>	E 🚟 XE XE XE XE 🗟 🦧 🦓	a 🛋 🖏											
Maste	Time Bar: 0	ps		Pointer: 7	9.0 ns		Interval: 79.0 ns			Start		End:			
	Name	Value a	0 ps 80.0 ns 0 ps	160,0 ns	240,0 ns	320,0 ns	400,0 ns	480,0 ns	560,0 ns	640,0 ns	720,0 ns	800,0 ns	880,0 ns	960,0 ns	
<u>in</u> -	Debounce	80	hunn							uuu					•
÷	Eingang	BO		7											
	Entprellt	BX	******	***********	~~~~~~	**********	******	~~~~~~	********	***********	*********	*********	**********	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	2
<			<											>	v
														0% 00:00:0	. 00

In der Simulation steht das «high»-Signal zuerst nur kurz an, dann dauert es immer länger. Danach machen wir dasselbe mit dem «low»-Signal

🕥 s	imulation Way	eform Editor -	C:/work/altera/MAXII/	Debouncer14490/Debo	ouncer14490 - Debou	ncer14490 - (Debouncer	14490_20170809162951.si	m.vwf (Read-Only)]							- 0	×
File	Edit View	Simulation	Help											1	Search altera.com	•
	९ 👗 😃	${\vdash} \stackrel{\mathbb{Z}}{=} (\overline{L})$	(E 5%)(E XZ)(E 5%)	비 옷 옷 집 🔳	88											
Mast	ter Time Bur (0 ps															
	Name	Value at	0 ps	80.0 ns	160,0 ns	240,0 ns	320,0 ns	400,0 ns	480,0 ns	560,0 ns	640,0 ns	720,0 ns	800,0 ns	880,0 ns	960,0 ns	^
	The state of the s	0 ps	0 ps													
<u>in</u>	Debounce	80				лллл		nnn	uuu	unn					ллл	5
in	Eingang	во														
	Entprellt	во											1			
			> <													> ~
															0% 00	00:00

Meine absolute Lieblingsschaltung. Das ist «boolsche Poesie». Einfach, effizient und erweiterbar. In unserem Buch Mechatronik Band 1 haben wir auf den Seite 87/88 beschrieben wie man mit einem PIC16F876 Eingänge mit grossem Aufwand entprellen kann. Die obige Schaltung können wir zu einem Block (Zwei Eingänge und ein Ausgang) zusammenfassen und in unserem nächsten Projekt für alle unsere Eingänge einsetzen.

Die Clockfrequenz müssen wir aber jeweils anpassen. In unserer Simulation läuft er viel zu schnell. Wollen wir aber einen billigen Taster entprellen, benutzen wir einen Takt von 50...100 ms. Soll der Clockeingang des folgenden Sequenzers entprellt werden und der Motor soll mit bis zu 1 kHz getaktet werden, müssen wir einen viel kleineren Entprelltakt «debounce» wählen, z.B. 100 us oder noch schneller.

7.4 Beispiel: Sequenzer für Schrittmotoren

Zu allererst schauen wir uns die verschiedenen Schrittmotortypen an. Es gibt handelsübliche Schrittmotoren mit 1, 2, 3, 5 und mehr Wicklungen (Phasen).

- Wenn man die Anzahl produzierter Lavet-Motoren (Einphasenschrittmotor) für Armbanduhren nicht berücksichtigt, sehen wir diese eher selten bis nie. Ein Beispiel haben wir im Kapitel «kleinste Mikrokontroller» angeschaut
- Einen 3-Phasenschrittmotor habe ich noch nie benutzt
- 5-Phasenschrittmotoren benutzten wir, wenn wir eine höhere Laufruhe benötigten. Der Hardware-Aufwand und der Programmieraufwand werden aber recht gross
- 2-Phasenschrittmotoren sind die gängigsten und davon gibt es von der Beschaltung her 2 Varianten:
 - Unipolare Motoren
 - Bipolare Motoren

In den folgenden Beispielen werden wir uns mit 2-Phasenschrittmotoren befassen.

7.4.1 Einleitung: Unipolare und Bipolare Schrittmotoren



Schaltungsvarianten der beiden Schrittmotortypen

Wir werden hier nicht die Motoren beschreiben, darüber wurde schon genug geschrieben. Wir wollen ja einen Sequenzer für die Ansteuerung 2-phasiger Schrittmotoren aufbauen. Dafür suchen wir zuerst die notwendigen Sequenzfolgen. In der Literatur und bei den verschiedenen Herstellern gibt es leider unterschiedliche Benennungen der Anschlüsse. Wir vergleichen mal ein paar:

	Spule 1			Spule 2	
Anfang	Mittelabgriff	Ende	Anfang	Mittelabgriff	Ende
A+	+	A–	B+	+	B–
А	+	A′	В	+	B′
А	0	В	С	0	D
1A		1B	2A		2B
1a		1b	2a		2b
A1		A2	B1		B2
А		A_n	В		B_n
Q1		Q2	Q3		Q4

Und hier sind die Sequenzen zu den verschiedenen Schrittarten:



	Volls	schrit	t			Wave	e Driv	'e				Halb	schri	tt	
Schritt		Ausg	änge	•	Schritt		Ausg	änge	•		Schritt		Ausg	jänge	•
	Α	в	С	D		Α	в	С	D			Α	в	С	D
1	1 0 1 0 1 2 -			1	1						1	0	1	0	1
2	2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2				2	0	0	0	1		2	0	0	0	1
3	3 1 0 0 1				3						3	1	0	0	1
4	3 1 0 0 1 4				4	1	0	0	0		4	1	0	0	0
5	4			0	5	5					5	1	0	1	0
6					6	0	0	1	0		6	0	0	1	0
7	0	1	1	0	7						7	0	1	1	0
8					8	0	1	0	0		8	0	1	0	0
1	1 0 1 0 1			1	1						1	0	1	0	1
	n n n n					п	п		п				н	н	п
	Tabelle 7.1					Tabe	elle 7.2			Tabelle 7.3					

Wahrheitstabellen der verschiedenen Schrittarten:

Beim Vollschritt-Modus werden nur die ungeraden Schritte der Halbschritttabelle ausgeführt. Beim Wave-Drive-Modus werden nur die geraden Schritte der Halbschritttabelle ausgeführt. Wenn wir einen universellen Driver aufbauen wollen, müssen wir bei diesen beiden Modi immer einen Schritt überspringen.

Wenn wir aber einen Driver für nur für den Wave-Drive oder nur für den Vollschrittmodus aufbauen wollen, straffen wir das Ganze und zählen nur die «ungeraden, oder die «geraden» Schritte. Damit ergeben sich für diese beiden Modi folgende vereinfachte Tabellen:

	Volls	schrit	t				Wave	e Driv	ve	
Schritt		Ausg	änge	•		Schritt		Ausg	änge	,
	Α	в	С	D			Α	в	С	D
1	0	1	0	1		1	0	0	0	1
2	1	0	0	1		2	1	0	0	0
3	1	0	1	0		3	0	0	1	0
4	0	1	1	0		4	0	1	0	0
1	1 0 1 0 1						0	0	0	1
	н	н	н	н				н	н	п
	Tabe	elle 7.4					Tabe	elle 7.5	-	

Diese Tabellen entsprechen dem altbewährten Sequenzer L297, anstelle von der Triggerung auf negative Flanken, habe ich hier auf positive Flanken getriggert.

In der Literatur und im Internet findet man eine Fülle von ähnlichen und abweichenden Sequenzfolgen. Je nach Logik sind sie einfach invertiert oder für stromlose Spulen ist 2 mal «1» anstelle von 2 mal «0» angegeben (Bei einem bipolaren Schrittmotor fliesst kein Strom, wenn beide Seiten «high» oder beide Seiten «low» sind, bei einem unipolaren Schrittmotor muss man schauen ob der Mittalabgriff auf +V oder auf GND geschaltet ist und dafür die Wahrheitstabelle anpassen), zum Teil sind auch nur die Spalten vertauscht (B, A; D, C), es gibt aber auch andere abweichende Sequenzen. Wir gehen dem hier nicht auf den Grund und arbeiten mit obigen Sequenzen.

7.4.1 Vorbereitung: Symbole, Terminologie, Schreibweisen logischer Ausrücke und boolsche Algebra

Wir haben bisher schon von «HIGH» und «LOW» gesprochen. In obigen Tabellen und Diagrammen hat es «0» und «1». Ich benutze wenn es geht nur positive Logik und da werde ich ab jetzt noch öfter die Begriffe «Nullen» und «Einsen» benutzen

Ab jetzt gilt für Begriffe:

- NULL = LOW = 0 : meistens 0 Volt
- EINS = HIGH = 1 : meistens +5 Volt, manchmal auch +3 oder +3,3 Volt

Boolsche Algebra:

Wir haben bei den Halbaddiereren schon die logischen Verknüpfungen «AND» und «EXOR» benutzt. Machen wir doch mal eine kleine Übersicht über die logischen Verknüpfungen, welche wir ab jetzt benutzten:

Verkün- pfung	Alte Symbole DIN 40700 (vor 1976)	IEC-Symbole IEC 60617-12	Schreibweise in Boolscher Algebra
AND		V1/1 2 74HC08N	Die UND-Verknüpfung Q = A • B Q = AB
NAND		V2/1 1 & 3 2 + 3 74HC00N	Die NICHT-UND-Verknüpfung Q = $\overline{A \cdot B}$ oder \overline{Q} = A • B Q = \overline{AB} oder \overline{Q} = AB
OR	1 2 74HC32N	V3/1 1 ≥1 3 2 74HC32N	Die ODER-Verknüpfung Q = A + B
NOR	IC4А 	V4/1 2 ≥1 + 74HC02N	Die NICHT-ODER-Verknüpfung Q = $\overline{A + B}$ oder $\overline{Q} = A + B$
EXOR	1 2 2 74HC86	V5/1 1 =1 3 74H86N	Die EX-OR-Verknüpfung (auch Entweder-Oder) Q = A ⊕ B
EXNOR		<u>1</u> =1 <u>3</u>	Die NICHT-EXOR-Verknüpfung Q = A⊕B oder Q = A⊕B
Invertieren		V6/1 1 2 74HC04N	Die NICHT-Verknüpfung Q = \overline{A} oder \overline{Q} = A
Clock- eingang	IC8A 4 2 0 3 -CLK -CLK -CLR -CLR -CLR -CLR -CLR -CLR -CLR -CLR -C -C -C -C -C -C -C -C -C -C	$ \begin{array}{c c} V8/1 \\ \underline{4} \\ S \\ \underline{5} \\ \underline{5} \\ \underline{5} \\ \underline{5} \\ \underline{5} \\ \underline{5} \\ \underline{6} \\ \underline{1} \\ R \\ \end{array} $	Beim Beispiel D-FF (Flip-Flop) sehen wir die Symbolik eines Clockeinganges und invertierter Eingänge

Ich persönlich finde die alten DIN-Symbole für einfache Verknüpfungen viel übersichtlicher. In Schaltungen mit vielen Gattern sind die Funktionen einfacher erkennbar. Bei komplexen Schaltungen (Schieberegister, Zähler, Multiplexer usw.) sind die neuen IEC-Symbole unschlagbar. Sie sind logisch und praktisch, hingegen bin ich bei AND, OR und EXOR mit der IEC-Symbolik immer wieder unsicher.

Für die EXOR-Verknüpfung sieht man auch das Symbol :

Ich persönlich hatte das alte US-Symbol bevorzugt:

Weiterhin legen wir fest, dass Eingänge immer links und Ausgänge immer rechts von den Symbole und der Schemablätter gezeichnet werden. Schema zeichne ich immer so, dass die Leserichtung (Weitergabe von Signalen) von links nach rechts und von oben nach unten erfolgt (Natürlich geht es nicht ohne Ausnahmen, z.B. Rückkopplungen). Als Beispiel sei hier das Symbol eines PIC10F200 mit 2 Eingängen und 2 Ausgängen gezeigt:

Wenn das Schema einfacher wird, erzeuge ich ein individuelles Symbol, dass an die I/O-Benutzung angepasst ist.

Das kann nicht immer zu 100% eingehalten werden. Im Zweifelsfalle schaue ich auf die Lesbarkeit der Schemas.

7.4.1.1 Vorbereitung: Symbole, Terminologie, Schreibweisen logischer Ausrücke und boolsche Algebra

Ich benutze hier eine Schreibweise, ähnlich der normalen Algebra. Andere gebräuchlichen Schreibweisen sind mit einem Textverarbeitungstool meistens nicht kompatibel.

- Eine AND-Verknüpfung schreiben wir mit einem ●
 Beispiel: Q = A B, wie in der normalen Algebra (Mathematik) kann ich den Punkt auch weglassen → Q = AB
- Eine OR-Veknüpfung schreiben wir mit einem + Beispiel: Q = A + B
- Eine EXOR-Veknüpfung schreiben wir mit einem ⊕ Beispiel: Q = A ⊕ B







 Die Darstellung eines invertierten Signales ist ein Querstrich. Beispiel: Q

Zwei Querstriche heben sich auf: $\overline{\overline{Q}}$ = Q



 Ein Querstrich kann aufgehoben werden, wenn wir die Funktion austauschen AND → OR oder OR → AND.
 Beispiele:

Q =	= A + B =	•B	Q =	$=\overline{A \cdot B} = \overline{A}$	Ā+ ₿
Eing	änge	Ausgang	Eing	änge	Ausgang
В	Α	Q	В	Α	Q
0	0	1	0	0	1
0	1	0	0	1	1
1	0	0	1	0	1
1	1	0	1	1	0
	Tabelle 7.6	3		Tabelle 7.7	7

- Dank dieser Schreibweise gilt für die Funktionen AND und OR, wie in der normalen Mathematik: *Punkt vor Strich*
- Die Klammerregeln gelten auch für die boolsche Algerbra
- - Q1 = A \bullet B = B \bullet A Q2 = A + B = B + A Q3 = A \oplus B = B \oplus A Das wenden wir intuitiv richtig an.
- Das Assoziativgesetz gilt auch für boolsche Ausdrücke.
 Beispiel: Q1 = A (B C) = (A B) C)

$$Q1 = A \bullet (B \bullet C) = (A \bullet B) \bullet C)$$
$$Q2 = A + (B + C) = (A + B) + C$$

- Das Distributivgesetz gilt auch für boolsche Ausdrücke.

Beispiel: Q1 = A • (B + C) = (A • B) + (A • C) Q2 = (A + B) • (C + D) = (A • C) + (A • C) + (B • C) + (B • D) Das erste Beispiel Q1 wenden wir an, wenn wir boolsche Bergiffe vereinfachen wollen (Ausklammern) Q1 = (A • B) + (A • C) = A • (B + C) Und in der in der Praxis:



7

- Und wenn man nicht sicher ist, kann man dies in 10 Minuten in Quartus eingeben und simulieren:



 Wir definieren hier, dass wir nur EXOR-Veknüpfungen mit 2 Eingängen benutzen. Über die Funktionsweise von EXOR mit mehr als 2 Eingängen, gehen die Meinungen auseinander. Je nach Interpretation funktioniert eine solche Schaltung als Paritätstester (ungerade Anzahl Eingänge «high»), oder als Detektor ob nur ein einziger Eingang «high» ist. Um sicher zu gehen, das die Schaltung die Funktion ausübt welche wir wollen, schreiben wir unsere Wunschverhalten in eine Wahrheitstabelle und realisieren das konventionell mit den Standard-Gattern (AND, OR, NAND, NOR). Muss man eine Funktion mit IC's aufbauen, findet man ev. auch raffiniertere Lösungen. Dazu hier ein Beispiel:

		Eing	änge			Ausgang				
E5	E4	E3	E2	E1	E0	Q				
0	0	0	0	0	0	0				
0	0 0 0 0 0 1									
0	0	0	1							
0	0	0	1	0	0	1				
0	0	1	0	0	0	1				
0	1	0	0	0	0	1				
1	0	0	0	0	0	1				
		Alle anderen k	Kombinationen			0				
			Tabelle 7 8	3						

Wenn wir wirklich eine Schaltung benötigen, welche testet, ob nur ein einziger Eingang «high» ist, ergibt sich folgende Wahrheitstabelle:

Wir müssen nicht alle 64 Zeilen des Wahrheitstabelle aufzeichnen.

Jetzt sind wir eigentlich schon dafür gerüstet, logische Schaltungen zu beschreiben und zu vereinfachen. Ab dem übernächsten Beispiel werden wir das hier gesehene benutzen.

7.4.2 Sequenzer mit JK-FlipFlop

Bevor wir selber einen Sequenzer herleiten, machen wir einen ersten Test mit einer Standardschaltung. Damit können wir noch neue Funktionen von Quartus II lernen.

Wir testen diese Standardschaltung auf unserem bewährten MAX II Demo-Board mit 66 MHz. Den Motortakt simulieren wir über Tastendruck die Ausgänge geben wir auf die 4 LEDs.

- Zuerst eröffnen wir eine neues Projekt «Sequenzer1»
- Dann geben wir das Grundschema des Sequenzers ein
- Dann erzeugen wir einen Schemablock f
 ür das Entprellen und einen f
 ür den Entprelltakt und platzieren diese im Hauptschema







Zuerst simulieren wir die Schaltung um zu schauen ob das Schema in etwa stimmt.

😘 Simulation Waveform Editor - C:/work/altera/MAXII/Sequenzer1/Sequenzer1 - Sequenzer1 - [Sequenzer1_20170627233208.sim.vwf (Read-Only)] × File Edit View Simulation Help 16 ▶ Q | 蒸 8 A 圣 江 運 器 江 返 返 厄 肥 肥 ね 圖 覧 Pointer: 1.41 ns Master Time Bar: 0 ps Interval: 1.41 ns Start End: 160,0 ns 400,0 ns Value at 0 ps 0 ps 0 ps 80.0 ns 240 Name hainniai BO nnnnnnnn וחחחחחח Step 80 80 Г 1 -Direction Qs B 0101 K roor X roor X oron X oron X rota X rota X hora X orra X rota X oron X oron X rota X rota X rota X rota X rota X hora X rota X q1a во q1b q2a в1 в0 q2b в 1 00:00:00

Pattern am Ausgang:

Wahrheitstabelle aus Pattern herausgelesen:

	Rü	ckwä	irts				Vorwärts						
Eingän	ge			Ausg	jänge	•	Eingän	ge			Ausg	änge)
Signal	Direction		q1a	q1b	q2a	q2b	Signal	Step	Direction	q1a	q1b	q2a	q2b
Start Schritt 1	F	0	0	1	0	1	Start Schritt 1	⊸	1	0	1	0	1
Schritt 2	⊸	0	1	0	0	1	Schritt 4	⊸	1	0	1	1	0
Schritt 3	⊸	0	1	0	1	0	Schritt 3	⊸	1	1	0	1	0
Schritt 4	₽	0	0	1	1	0	Schritt 2	⊸	1	1	0	0	1
Schritt 5 = 1	⊸	0	0	1	0	1	Schritt 1	⊸	1	0	1	0	1
Schritt 6 = 2	₽	0	1	0	0	1	Schritt 4	₽	1	0	1	1	0
Schritt 7 = 3	₽	0	1	0	1	0	Schritt 3	₽	1	1	0	1	0

Vorwärts:



q1b = B a2a = Cq2b = DDies entspricht dem Standard-Pattern für Vollschritt-Betrieb

von Schrittmotoren.

Jetzt programmieren wir die Funktion ins Demo-Board programmieren → es funktioniert.

Es geht noch einfacher. Im Internet findet man Schaltungen mit 2 Flip-Flops, ohne EXOR-Bausteine. Die können sich aber nur in eine Richtung bewegen unsere Schaltung kann sich immerhin schon Vor- und Rückwärts bewegen.

Wir wollen aber eine universelle Schaltung aufbauen. Dafür beginnen wir einem komplizierteren Aufbau und bauen den dann noch weiter aus.

7.4.3 Wave-Drive-Sequenzer

Schrittart / State Event		V	hler						
Wave Drive	Schritt	Zä	ählwer	t	Verküp- fung		Ausg	jänge)
		dezi- mal	biı		А	в	с	D	
1000			Q1	Q0					
1001 3 4 5 1010	10 1 0 0 0 1					0	0	0	1
	2 1 0 1			Q0 • Q1	1	0	0	0	
0001 2 6 0010	3 2 1 0				<u>Q0</u> ● Q1	0	0	1	0
	4	3	1	1	Q0 • Q1	0	1	0	0
0101 1 8 7 0110	3 7 0110 1 0 1 0					0	0	0	1
	2	2 1 0 1		Q0 • Q1	1	0	0	0	
	н	н	н	п					

Aus der Wahrheitstabelle sehen wir, dass wir immer auf 4 zählen und dann wieder bei 1 beginnen. Das können wir mit einem binären Zähler erzeugen. Die binären Ausgänge des Zählers, werden wir so verknüpfen, dass sie die Signale A, B, C und D bilden.

Wir können die notwendigen Verknüpfungen für die Ausgänge A...D aus der Tabelle 7 8 herauslesen:

 $A = Q0 \bullet \overline{Q1}$ B = Q0 • Q1 $C = \overline{Q0} \bullet Q1$ $D = \overline{Q0} \bullet \overline{Q1}$



Wir haben ja vorangehend boolsche Vereinfachungen angeschaut, so wie dieser Wave-Drive Sequenzer aufgebaut ist, gibt es nichts zu vereinfachen. Wenn man aber die Wahrheitstabelle anschaut, könnte man auf die Idee kommen den Sequenzer mit einem Schieberegister zu realisieren. Das schauen wir uns schnell mal an:

7-36

7.4.3.2 Wave-Drive-Sequenzer mit Schieberegister (D-FF)

Mit 4 D-Flip-Flop ist ein Schieberegister schnell aufgebaut. Wird der letzte Ausgang an den Eingang des Schieberegisters zurückgeführt wird die EINS immerfort von einem D-FF zum nächsten weitergeleitet. Unser Problem ist bei folgender Schaltung, dass wir gar nie eine EINS zum weiterleiten haben.



Wir testen ob alle 4 Ausgänge NULL sind. In diesem Falle leiten wir eine EINS an den ersten Eingang. Das machen wir mit einem NOR- und einem OR-Gatter.



Ressourcen Logic elements: 4/1270 Total pins: 6/212

Und hier ist noch die Simulation:

S 🖉	imulation Wa	eform Editor - C	/work/alte	ra/MAXII/WaveDriv	eMitSchiebere	gister_DFF_CW/	WaveDriveMitSchieb	peregister_DFF_CW ·	WaveDriveM	itSchieberegister_E	FF_CW - [WaveDriveMit	Schieberegister_DFF_CW_2	0171017213413.sim.vwf (R	ead-Only)]			- 0	×
File	Edit View	Simulation I	telp													Se	sarch altera.com	•
	🔍 👗 🗄	H Z XE XE	85 Xē	12 X2 X8 18 1	운 철 🔳	账												
Mast	ter Time Bar:) ps			•	Pointer	156.24 ns			Interval: 156	.24 ns		Start		Endt			
	Name Opis 80.0 ns 180,0 ns 180,0 ns 240,0 ns 240,0 ns 320,0 ns 440,0 ns 564,0 ns 564,0 ns 720,0 ns 880,0 ns 980,0 ns 980,0 ns														960,0 ns	^		
	Name	0 ps	0 ps															
<u>in</u> -	Takt	80											1					5
-	feedback	81																÷.
5	✓ nibble	B 0000	0000	(<u>0001</u>)	1000	X 0010	X 0100	X 0001	X 100	0 X 001	0100	X 0001 X	1000 X 0010	X 0100 X	0001 X 1000	X 0010	X 0100	X8
	A	80														7		÷.
	в	80																1
	с	B 0															1	÷
	D	80																5
		>	<															> v
																	0% 00/	00:00

Was hier noch fehlt, ist der Richtungswechsel. D.h. diese Schaltung läuft nur in eine Richtung: vorwärts (CW). Wenn wir die Ausgänge vertauschen, können wir auch eine Rückwärtsbewegung (CCW) realisieren. Eine umschaltbare Variante wird leider aufwändiger.

Jetzt leiten wir mal einen umschaltbaren Sequenzer her:

7

7.4.3.3 Herleitung Rückwärts-Schieberegisters mit DD-FF

Zum besseren Verständnis gehen wir zuerst von einem klassischen Schieberegister (Mit der Einprägung der ersten EINS) aus





Jetzt vertauschen wir die Reihenfolge der Schieberegisterstufen:

- Wir schieben «inst1» auf die linke Seite von «inst».
- Wir schieben «inst2» auf die linke Seite von «inst1».
- Wir schieben «inst3» auf die linke Seite von «inst2».

Diesen eigentlich unnötigen Aufwand betreiben wir um die Vorwärts- und die Rückwärts-Schaltungen nachher besser kombinieren zu können.



Simulation

🕥 Sir	nulation Way	veform Editor - C	:/work/altera/MAXIU/Schiebregister_BW_DFF/Schiebregister_BW_DFF - Schiebregister_BW_DFF - [Schiebregister_BW_DFF,20171019004117.zim.vvd (Read-Only)]	- 0	×
File	Edit View	Simulation	Melp	Search altera.com	9
	२ 🐹 🕹	$\neg \underline{z} \times \underline{z} \times \underline{z}$	Ⅲ XC X2 X2 X2 K2 K2 K2 K3 K2 K3 K2 K3 K2 K3		
Master	Time Bar:	0 ps	Pointer: 950.21 ns Interval: 950.21 ns Start: End:		
	Name	Value at	0 ps 80.0 ns 160.0 ns 240.0 ns 320.0 ns 400.0 ns 480.0 ns 560.0 ns 640.0 ns 720.0 ns 800.0 ns 880.	0 ns 960,0 ns	^
	Name	0 ps			_
B -	Takt	BO			-
out 🌥	feedback	B 1			_
<u>sut</u>	QO	в о			_
out 🌥	Q1	во			_
<u>eut</u>	Q2	B 0			
out	Q3	BO			-
<		>		3	> ~

4/1270

6/212

Total pins:

In der Simulation sehen wir, dass es funktioniert. Also wenn wir die beiden Schaltungen (Vorwärts und Rückwärts) «verheiraten» können, sind wir am Ziel.

7.4.3.5 Herleitung eines Vor- und Rückwärts-Schieberegisters mit D-FF

Wir haben bereits ein Vorwärts- und ein Rückwärtsschieberegister mit D-FF aufgebaut. Einmal leiten wir das Ausgangssignal Q der D-FF nach rechst, und einmal nach links. Wenn wir jetzt in beide Richtungen schieben wollen, müssen wir eine Schaltung haben, welche ein Signal in zwei Richtungen weiterleiten kann. Das machen wir mit einem 1-to-2 Demultiplexer. Ein 1-to-2 Demultiplexer ist sehr einfach aufzubauen. Mit 2 AND-Gattern ist das erledigt. Damit das Schema übersichtlicher bleibt, erzeugen wir dafür einen Funktionesblobk «DMUX_1T2».



Wir haben uns im Punkt 2 der Tabelle schon das Stichwort für eine Vereinfachung gegeben. Betrachten wir die Umschaltung mal von der anderen Seite. Nicht der Ausgang Q wird in zwei Richtungen geschaltet, sondern der Eingang kann aus zwei Richtungen kommen und wird deshalb geschaltet. Das lösen wir mit dem «Gegenteil» eines Demultiplexers, einem Multiplexer.



Wenn man die beiden Schemata genau betrachtet, bemerkt man, dass wir genau die gleichen Gatter in der genau gleichen Menge benutzt haben. Die Lösung mit den Multiplexern ist aber «schöner».

Ich habe diese Funktion noch mit meinen sonst bevorzugten JK-Flip-Flops aufgebaut, das Ergebnis ist aber sehr, sehr viel komplizierter. Ausserdem gilt hier mein meistbenutztes Argument gegen die D-Flip-Flops nichts: diese Schaltung ist synchron. Was wieder einmal beweist, dass man flexibel im Denken und in handeln sein muss um die besten Lösungen zu finden.

7

Ressourcen Logic elements: 5/1270 Total pins: 7/212

1/1270

4/212

Hier zur Veranschaulichung ein normales Vorwärts-Schieberegister (nach rechts) mit JK-Flip-Flops.



Hier müssen wir nicht nur die Signale von Q nach D in 2 Richtungen schicken, sondern die Signale von Q-nach J und auch von \overline{Q} nach K.

Fail-Safe!

Wir können davon ausgehen, dass immer nur ein Flip-Flop aktiv ist (Hier eine EINS an nur einem Ausgang Q), es gibt eigentlich keine Möglichkeit das 2 Flip-Flops gleichzeitig aktiv werden. Beim Aufstarten des Bausteines haben wir aber keine Garantie, welche Zustände die Flip-Flops einnehmen. Deshalb benutzen wir die asynchronen Set- oder Reset-Eingänge der Flips-Flops und erzeugen kurz nach dem Aufstarten einen kurzen Puls der die ganze Schaltung in den «Anfangszustand» bringt. Wir haben das jetzt hier nicht und gehen auch davon aus, dass ein solcher Zustand auftreten könnte. Dafür erzeugen wir eine neue Zusatzschaltung welche überwacht, dass immer nur ein Ausgang Q aktiv ist. Jetzt sind wir wieder bei der Frage ob das mit mehreren EXOR lösbar ist. Doch zuerst schauen wir uns die Funktion in einer Wahrheitstabelle an:

Test auf mehr als 1 Eingang = EINS									
Fall		Eing	änge		Ausgang		Verknüpfungen		
	E3	E2	E1	E0	S				
0	0	0	0	0	0				
1	0	0	0	1	1		$F1 = \overline{E3} \cdot \overline{E2} \cdot \overline{E1} \cdot E0$		
2	0	0	1	0	1		$F2 = \overline{E3} \cdot \overline{E2} \cdot E1 \cdot \overline{E0}$		
3	0	0	1	1	0				
4	0	1	0	0	1		$F4 = \overline{E3} \cdot E2 \cdot \overline{E1} \cdot \overline{E0}$		
5	0	1	0	1	0				
6	0	1	1	0	0				
7	0	1	1	1	0				
8	1	0	0	0	1		$F8 = E3 \cdot \overline{E2} \cdot \overline{E1} \cdot \overline{E0}$		
9	1	0	0	1	0				
10	1	0	1	0	0				
11	1	0	1	1	0				
12	1	1	0	0	0				
13	1	1	0	1	0				
14	1	1	1	0	0				
15	1	1	1	1	0				
					Tabelle	74	1		

Die vier Verknüpfungen können wir auf ein 4-fach ODER-Gatter führen und haben dann die gewünschte Funktion:

S = F1 + F2 + F4 + F8

Mechatronik Band2

Dafür erzeugen wir gleich mal eine Testschaltung und testen danach auch noch die Lösung mit EXOR-Gattern.

7

	Arboits-							
	schritt	Beschreibung						
	1a	 Schema gemäss der Wahrheitstabelle: Zuerst invertieren wir die Eingangssignale, dann haben wir alle 8 nachher benötigten Signale zur Verfügung. Jetzt geben wir die Eingangssignale und die invertierten Eingangssignale stur, gemäss den vorangehend ermittelten Verküpfungen and vier 4-fach AND-Gatter Alle 4 Ausgänge werden noch verODERt und das Schema ist komlett. 						
Ressourcen Logic elements: 1/1270 Total pins: 5/212		Date: December 29, 2017 SingleHIGH.bdf Project: SingleHIGH E Image: Constraint of the state of the stat						
	1b	Simulation der Schaltung «SingleHIGH» (nur eine Eingang EINS):						
		Constraints (Read-Only) Constraints (Read-Only						
		Genau das was wir brauchen, je nach Weiterverarbeitung muss das Ausgangssignal noch invertiert werden.						
Ressourcen Logic elements: 1/1270 Total pins: 5/212	2a	Jetzt testen wir den Aufbau mit EXOR-Gattern: Das ist doch schon viel übersichtlicher als mit den Demultiplexern.						



Bei unserem MAX II Baustein benötigen beide Schaltungen zu wenig Gatter (Total logic elements 1 / 1,270 (< 1 %)) um sie vergleichen zu können. Soll die Funktion aber in ein PAL oder GAL programmiert werden, wird die Wahl auf die erste Lösung

treffen. Der Multiplexer benötigt sicher mehr Gatter.



7.4.3 Vollschritt-Sequenzer mit Zähler

Aus der Wahrheitstabelle sehen wir, dass wir immer von 0 auf 3 zählen und dann wieder bei 0 beginnen. Das können wir mit einem binären Zähler erzeugen. Die binären Ausgänge des Zählers, werden wir so verknüpfen, dass sie die Signale A, B, C und D bilden.



Den Wave-Drive-Sequenzer haben wir ja zuerst mit einem Zähler aus der Bibliothek von Quartus und dann mit einem Schieberegister aufgebaut mit D-Flip-Flops aufgebaut. Will man vollständig unbhängig vom Hersteller sein programmiert man die Funktionen mit VHDL. Programiert man hingegen mit mittels Schemaeingabe und will weniger abhängig vom Hersteller sein, baut man alle komplexeren Funktionen selber auf (Keine Megafunktionen usw.). Also erzeugen wir den Zähler diesmal mit D-Flip-Flops.



Arbeits- schritt	Beschreibung
3	Simulation Simulation Waveform Elder - C/work/alters/MAXIV/olischritt_DFF - Volischritt_DFF
	Funktioniert einwandfrei!

Jetzt schauen wir ob wir da noch etwas vereinfachen können:

Verknüpfung A: = Q0 • $\overline{Q1} + \overline{Q0}$ • Q1 = Q0 \oplus Q1 Verknüpfung B: = $\overline{Q0}$ • $\overline{Q1} + Q0$ • Q1 = $\overline{Q0} \oplus \overline{Q1}$ Verknüpfung C: = $\overline{Q0}$ • Q1 + Q0 • Q1 = Q1 • (Q0 + $\overline{Q0}$) = Q1 • 1 = Q1 Verknüpfung D: = $\overline{Q0}$ • $\overline{Q1} + Q0$ • $\overline{Q1} = \overline{Q1}$ • (Q0 + $\overline{Q0}$) = $\overline{Q1}$ • 1 = $\overline{Q1}$ Damit können wir noch ein paar Gatter einsparen:



7.4.4 Halbschritt-Sequenzer mit Zähler

Aus der Wahrheitstabelle sehen wir, dass wir immer von 0 auf 7 zählen und dann wieder bei 0 beginnen. Das können wir mit einem binären Zähler erzeugen. Analog zum Vollschrittzähler, verknüpfen wir die binären Ausgänge des Zählers so, dass sie die Signale A, B, C und D bilden.



Die notwendigen Verknüpfungen lesen wir aus der Wahrheitstabelle raus:

Verknüpfung A: = $\overline{Q0}$ • Q1 • $\overline{Q2}$ + $\overline{Q0}$ • Q1 • Q2 + Q0 • $\overline{Q1}$ • $\overline{Q2}$ Verknüpfung B: = $\overline{Q0}$ • $\overline{Q1}$ • $\overline{Q2}$ + Q0 • Q1 • $\overline{Q2}$ + Q0 • Q1 • Q2 Verknüpfung C: = Q0 • $\overline{Q1}$ • $\overline{Q2}$ + Q0 • $\overline{Q1}$ • Q2 + Q0 • Q1 • $\overline{Q2}$ Verknüpfung D: = $\overline{Q0}$ • $\overline{Q1}$ • $\overline{Q2}$ + $\overline{Q0}$ • $\overline{Q1}$ • Q2 + $\overline{Q0}$ • Q1 • $\overline{Q2}$

Diese Verknüpfungen lösen wir genau so wie aus der Wahrheitsabelle ausgelesen. Wir werden auch nichts mehr vereinfachen, weil wir:

A nicht an Gattern sparen müssen

B es nicht wirklich viel einfacher wird

Diesmal bauen wir einen Up/Down-Zähler aus JK-Flip-Flops.





Jetzt haben wir für alle 3 Schrittarten einen Sequenzer gebaut. Als nächstes werden wir einen umschaltbaren Sequenzer aufbauen.

Wir haben für jeden Sequenzer einen anderen Zähler benutzt. Mit D-FF und mit JK-FF kann man relativ einfach Up- oder Down-Zähler aufbauen. Umschaltbare Zähler werden aber recht aufwändig. Wir haben kein T-Flip-Flop benutzt (Toggle), beim T-FF wechselt der Ausgangszustand bei jedem Clock, solange der Eingang T aktiv ist. Sobald der Eingang T inaktiv ist, passiert nicht mehr. Genau genommen ist das T-FF ein JK-FF, bei dem die Eingänge J und K verbunden sind und den Namen T erhalten.

7.4.5 Universeller-Sequenzer mit Addierwerk

Beim jetzigen Projekt benötigen wir einen Zähler der im Halbschrittmodus bei jedem Takt um eins hochzählt und im Wave-Drive oder im Vollschrittmodus um 2 hochzählt. Das können wir mit normalen Zähler nicht machen. Dafür werden wir ein Addierwerk benutzen, bei dem wir mit jedem Takt 1 oder 2 addieren. Um die Drehrichtung zu ändern, müssen wir aber auch rückwärts zählen können. Das bedeutet, unser Addierwerk auch subtrahieren können.



- Beim Umschalten von Vollschritt auf Halbschritt und beim Umschalten von Wave-Drive auf Halbschritt können wir die States belassen wie sie sind.
- Beim Umschalten von Halbschritt auf Vollschritt gibt es zwei Möglichkeiten:
 - Steht der Motor bei Schritt 1, 3, 5 oder 7 können wir die States belassen wie sie sind.
 - Steht der Motor bei Schritt 2, 4, 6 oder 8 müssen wir uns entscheiden in welche Richtung wir beim Umschalten einen Halbschritt einfügen.
- Beim Umschalten von Halbschritt auf Wave Drive gibt es wieder zwei Möglichkeiten:
 - Steht der Motor bei Schritt 1, 3, 5 oder 7 müssen wir uns entscheiden in welche Richtung wir beim Umschalten einen Halbschritt einfügen.
 - Steht der Motor bei Schritt 2, 4, 6 oder 8 können wir die States belassen wie sie sind.

Hier ist unsere Anforderungsliste:

- Wir arbeiten mit 3 Eingängen für die Schrittartauswahl (Vollschritt = Prio 1, Halbschritt = Prio 2 und Wave-Drive = Prio 3)
- Ein Eingang dient zur Steuerung CW/CCW (Im- oder Gegenuhrzeigersinn)
- Wir erzeugen einen Z\u00e4hler der folgende Additionen ausf\u00fchren kann: +1, +2, -1 und -2
- Die binären Ausgangssignale des Zählers werden wir genau gleich verknüpfen wie im vorangehenden Halbschritt-Sequenzer

Wir verzichten hier auf eine weitere Analyse, wir entwickeln weder Top-Down, noch Bottom-Up, wir beginnen einfach mal in der Mitte. Wir schauen uns einen Addierer an und entwickeln daraus unsere gewünschte Funktion.

Am Ende wollen wir eine Schaltung die nur aus Logik-Gattern und Flip-Flops aufgebaut ist. Also keine herstellerabhängigen Funktionsblöcke.

7.4.5.1 Addierer aus der Bibliothek

Zuerst entnehmen wir der Bibliothek einen 4-Bit-Addierer mit dem unser Werk starten, später werden wir den Addierer noch aus Einzelgattern aufbauen.



Das funktioniert schon mal. Wie funktioniert jetzt aber das Subtrahieren.

Subtrahend – Minuend = Differenz

Mit einem Addierer können wir auch subtrahieren, indem wir das Zweier-Komplement des Minuenden als Summand2 eingeben.

Dies entspricht dann der Operation:

Summand 1 + (- Summand 2) = Summe

Beispiel 1: 9 - 5 = 4

Exponent		27	2 ⁶	2⁵	2 ⁴	2 ³	2 ²	2 ¹	2º
Wertigkeit		128	64	32	16	8	4	2	1
Erster Summand		0	0	0	0	1	0	0	1
Invertierter zweiter Summand	+	1	1	1	1	1	0	1	0
Zweierkomplement (Carry in)	+								1
Übertrag (Carry out)	+	1	1	1	1	0	1	1	
Summe	=	0	0	0	0	0	1	0	0

Beispiel 2: 4 - 1 = 3

Erster Summand		0	0	0	0	0	1	0	0
Invertierter zweiter Summand	+	1	1	1	1	1	1	1	0
Zweierkomplement (Carry in)	+								1
Übertrag (Carry out)	+	1	1	1	1	1	0	0	
Summe	=	0	0	0	0	0	0	1	1

Das wollen wir jetzt mal in unser Schema einbauen:

Dafür benötigen wir aber noch einen steuerbaren Invertierer für unseren zweiten Summanden. Wir schauen die Anforderung für ein Bit in einer Wahrheitstabelle an und erkennen sofort die Lösung:

Gesteuerter Inverter							
Eingän	Ausgang						
Steuereingang	A	nA					
0 = addieren	0	0					
0 = addieren	1	1					
1 = subtrahieren	0	1					
1 = subtrahieren	1	0					
Tabelle 7 6							

Das ist wieder einmal unser EXOR. Mit 4 EXOR-Gattern können wir 4 Bits gesteuert invertieren:



Arbeits- schritt	Beschreibung
2	Simulation :
	③ Smulation Waydown Editor - Curverk / Bez / MAXU/mveter / BB2 - Inveter / BB2 - Invet
	 New years to perform the print temperature of the print temperature of the performance of the p

Jetzt erweitern wir den Addierer mit dem Invertierer und haben ein Addierer/Subtrahierer in einem:



Arbeits- schritt	Beschreibung								
3	Simulation nur Subtraktion:								
	Simulation Waveform Editor - C/veck/altera/MAXU/Addoub_BBR - Addoub_BBR_2018010171157.simuvef (Red-Only)] ー ・ Sumulation Mareform Editor - C/veck/altera/MAXU/Addoub_BBR - Addoub_BBR_2018010171157.simuvef (Red-Only)] Fe Edit View Simulation Help Sumulation Melp Sumulation Melp Painter 23 9 ns Interval: 23 9 ns Start: Sumulation Melp Painter 23 9 ns Interval: 23 9 ns Start: Sumulation Melp Painter 23 9 ns Interval: 23 9 ns Start: Summa. U 0 Painter 23 9 ns Interval: 23 9 ns Start: Summa. U 4 Somma. U 4 S								
	Berechnungen herauslesen:								
	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$								

Solange das CarryOut = null ist, kann vom Resultat 16 abgezogen werden um die korrekten mathematischen Resultate zu erhalten.

Im Detail am Beispiel: 1 - 9 = 11

Erster Summand		0	0	0	1	0	0	0	1
Invertierter zweiter Summand	+	1	1	1	1	0	1	1	0
Übertrag (Carry)	+	1	1	1	0	1	1	1	1
Summe	=	0	0	0	0	1	0	0	0

Uns interessieren aber nur die 4 Bits S0...S3. Wir können also jetzt addieren und subtrahieren. Eigentlich wollten wir aber einen Zähler bauen. Dafür erweitern wir die bestehende Schaltung mit einem Register. Über dieses Register führen wir das Resultat der Berechnung zurück an den Summanden1/Minuenden



7.4.5.2 Zähler mit Addierer aus der Bibliothek

Jetzt haben wir den von uns benötigten Zähler. Was wir noch brauchen ist eine Steuerung die für die verschiedenen Schrittarten.

7.4.5.3 Zuweisung der Schrittarten zum Summanden des Zählers

Prioritätstabelle										
	Schr	ittart		Ausgänge (Summand)						
Richtung (RITG)	WD	VS	HS	B1 B0		Dezimal				
0	0	0	0	0	0	0				
0	0	0	1	0	1	1				
0	0	1	0	1	0	2				
0	0	1	1	1	0	2				
0	1	0	0	1	0	2				
0	1	0	1	0	1	1				
0	1	1	0	1	0	2				
0	1	1	1	1	0	2				
1	0	0	0	0	0	-0				
1	0	0	1	0	1	-1				
1	0	1	0	1	0	-2				
1	0	1	1	1	0	-2				
1	1	0	0	1	0	-2				
1	1	0	1	0	1	-1				
1	1	1	0	1	0	-2				
1	1	1	1	1	0	-2				

VS = Vollschritt mit Prio 1; HS = Halbschritt mit Prio 2; WD = Wave Drive mit Prio 3

Die notwendigen Verknüpfungen lesen wir aus der Wahrheitstabelle heraus: B0 = $\overline{RITG} \bullet \overline{WD} \bullet \overline{VS} \bullet HS + \overline{RITG} \bullet WD \bullet \overline{VS} \bullet HS + RITG \bullet \overline{WD} \bullet \overline{VS} \bullet HS + RITG \bullet WD \bullet \overline{VS} \bullet HS$

 $(\overline{VS} \bullet HS)$ ausklammern:

 $B0 = (\overline{VS} \bullet HS) \bullet (\overline{RITG} \bullet \overline{WD} + \overline{RITG} \bullet WD + RITG \bullet \overline{WD} + RITG \bullet WD)$

RITG und RITG ausklammern:

 $B0 = (\overline{VS} \bullet HS) \bullet (\overline{RITG} \bullet (\overline{WD} + WD) + RITG \bullet (\overline{WD} + WD))$

Wir wissen, dass \overline{WD} + WD = 1:

 $B0 = (\overline{VS} \bullet HS) \bullet (\overline{RITG} \bullet 1 + RITG \bullet 1) = (\overline{VS} \bullet HS) \bullet (\overline{RITG} + RITG)$

Und konsequenterweise dass $\overline{\text{RITG}}$ + $\overline{\text{RITG}}$ = 1

 $\mathsf{B0} = (\overline{\mathsf{VS}} \bullet \mathsf{HS}) \bullet \mathsf{1} = (\overline{\mathsf{VS}} \bullet \mathsf{HS})$

$$B0 = \overline{VS} \bullet HS$$

Und jetzt suchen wir die Verknüpfung für B1:

 $B1 = \overline{RITG} \bullet \overline{WD} \bullet VS \bullet \overline{HS} + \overline{RITG} \bullet \overline{WD} \bullet VS \bullet HS + \overline{RITG} \bullet WD \bullet \overline{VS} \bullet \overline{HS} + \overline{RITG} \bullet WD \bullet VS \bullet \overline{HS} + \overline{RITG} \bullet WD \bullet VS \bullet \overline{HS} + \overline{RITG} \bullet WD \bullet VS \bullet HS + RITG \bullet \overline{WD} \bullet VS \bullet \overline{HS} + \overline{RITG} \bullet WD \bullet VS \bullet \overline{HS} + RITG \bullet WD \bullet$

RITG und RITG ausklammern:

 $\begin{array}{l} \mathsf{B1} = \overline{\mathsf{RITG}} \bullet (\overline{\mathsf{WD}} \bullet \mathsf{VS} \bullet \overline{\mathsf{HS}} + \overline{\mathsf{WD}} \bullet \mathsf{VS} \bullet \mathsf{HS} + \mathsf{WD} \bullet \overline{\mathsf{VS}} \bullet \overline{\mathsf{HS}} + \mathsf{WD} \bullet \mathsf{VS} \bullet \overline{\mathsf{HS}} + \mathsf{WD} \bullet \mathsf{VS} \bullet \\ \mathsf{HS}) + \\ \mathsf{RITG} \bullet (\overline{\mathsf{WD}} \bullet \mathsf{VS} \bullet \overline{\mathsf{HS}} + \overline{\mathsf{WD}} \bullet \mathsf{VS} \bullet \mathsf{HS} + \mathsf{WD} \bullet \overline{\mathsf{VS}} \bullet \overline{\mathsf{HS}} + \bullet \mathsf{WD} \bullet \mathsf{VS} \bullet \overline{\mathsf{HS}} + \mathsf{WD} \bullet \mathsf{VS} \bullet \mathsf{HS}) \end{array}$

Die beiden Klammerinhalte sind gleich und können somit zusammengefasst werden:

 $\mathsf{B1} = (\overline{\mathsf{RITG}} + \overline{\mathsf{RITG}}) \bullet (\overline{\mathsf{WD}} \bullet \mathsf{VS} \bullet \overline{\mathsf{HS}} + \overline{\mathsf{WD}} \bullet \mathsf{VS} \bullet \mathsf{HS} + \mathsf{WD} \bullet \overline{\mathsf{VS}} \bullet \overline{\mathsf{HS}} + \mathsf{WD} \bullet \mathsf{VS} \bullet \mathsf{HS} + \mathsf{WD} \bullet \mathsf{VS} \bullet \mathsf{VS} \bullet \mathsf{HS} + \mathsf{WD} \bullet \mathsf{VS} \bullet \mathsf{HS} + \mathsf{WD} \bullet \mathsf{VS} \bullet \mathsf{VS} \bullet \mathsf{HS} + \mathsf{WD} \bullet \mathsf{VS} \bullet \mathsf{VS} \bullet \mathsf{HS} + \mathsf{WD} \bullet \mathsf{VS} \bullet$

7

Weglassen von RITG + RITG = 1

 $\mathsf{B1} = \overline{\mathsf{WD}} \bullet \mathsf{VS} \bullet \overline{\mathsf{HS}} + \overline{\mathsf{WD}} \bullet \mathsf{VS} \bullet \mathsf{HS} + \mathsf{WD} \bullet \overline{\mathsf{VS}} \bullet \overline{\mathsf{HS}} + \mathsf{WD} \bullet \mathsf{VS} \bullet \overline{\mathsf{HS}} + \mathsf{WD} \bullet \mathsf{VS} \bullet \mathsf{HS}$

VS ausklammern:

 $B1 = VS \bullet (\overline{WD} \bullet \overline{HS} + \overline{WD} \bullet HS + WD \bullet \overline{HS} + WD \bullet HS) + WD \bullet \overline{VS} \bullet \overline{HS}$

Entweder sieht man, dass $\overline{WD} \bullet \overline{HS} + \overline{WD} \bullet HS + WD \bullet \overline{HS} + WD \bullet HS = 1$ ist (alle vier kombinatorischen Möglichkeiten von WD und HS kommen darin verODERt vor) oder kürzt schrittweise weiter. Wir kürzen jetzt weiter und klammern als nächstes \overline{WD} und WD aus:

 $B1 = VS \bullet (\overline{WD} \bullet (\overline{HS} + HS) + WD \bullet (\overline{HS} + HS)) + WD \bullet \overline{VS} \bullet \overline{HS}$

Jetzt können wir \overline{HS} + HS = 1 wegkürzen:

 $B1 = VS \bullet (\overline{WD} + WD) + WD \bullet \overline{VS} \bullet \overline{HS}$

Jetzt können wir \overline{WD} + WD = 1 wegkürzen:

 $\mathsf{B1} = \mathsf{VS} + \mathsf{WD} \bullet \overline{\mathsf{VS}} \bullet \overline{\mathsf{HS}}$

Jetzt meinen wir, dass wir nicht mehr weiter kürzen können. Wir können aber tatsächlich \overline{VS} weglassen, da die linke Seite des ODER bedeutet, dasss die Funktion immer 0 EINS ist wenn VS EINS ist, hat \overline{VS} auf der rechten Seite des ODER keine Einfluss auf den Ausgang B1:

 $\underline{B1} = \underline{VS + WD \bullet \overline{HS}}$

Somit haben wir die beiden notwendigen Funktionen für die Prioritätssteuerung und Selektion des Summanden von +1 oder +2 oder –1 und –2 und können dies in das Schema der Zählers einbauen:

Arbeits- schritt	Beschreibung	
1	Neues Schema Zähler mit Bestimmung des 2'ten Summanden/Subtrahenden:	_
		Ressourcen Logic elements: 4/1270 Total pins: 9/212
	Die meisten Ausgänge benötigen wir nur für die Simulation	
2	Simulation :	
	Simulation Waveform Editor - C./work/altera/MAXII/Zaehler_VSHSWD/Zaehler_VSHSWD - Zaehler_VSHSWD - [Zaehler_VSHSWD_20180102133113.sim.vwf (Rea 그 × File Edit View Simulation Help Search altera.com Search altera.com Search altera.com ()	
	Master Time Bar: 0 ps Pointer: 7.73 ns Interval: 7.73 ns Start: End:	
	Name Value at 0 ps 0 ps 0 ps 160,0 ns 240,0 ns 320,0 ns 480,0 ns 560,0 ns 640,0 ns 720,0 ns 800,0 ns 960,0 ns Name 0 ps 0 ps	
	 Das Umschalten von Vorwärts auf Rückwärtszählen (Up/Down) funktioniert auch 	

Jetzt ist es an der zeit den Zähler aus der Bibliothek zu ersetzen. Das ist nicht zwingend notwendig, aber wir haben ja am Anfang entschieden, dass wir die komplette Schaltung mit Logik-Gattern aufbauen und keine Bauteile aus einer speziellen Bibliothek benutzen.

7.4.5.3 Das Addierwerk

Addierwerk tönt so hochstehend, eigentlich erzeugen wir eine Schaltung die 1 + 1 mit «CARRY IN» und «CARRY OUT» berechnen kann. Das nennt man dann einen Volladdierer. Den Halbaddierer kennen wir ja bereits bestens aus diesem und dem vorderen Kapitel. Ohne grosse Herleitung schreiben wir die Wahrheitstabelle auf und suchen die notwendigen Verknüpfungen.

Definition der Variablen

Erster Summand			Α
Zweiter Summand	+		В
Carry in	+		Cin
Carry out	+	Cout	
Summe	=		S

Wahrheitstabelle Halb-Addierer

Fingang/Ausgang	Carry in	Bummand 2	Summand 1	Carry out	n Summe	
W/T Zoilo 1		0	0	0	0	Die networdige Verknünfung für den Ausgang
WI-Zelle_1	0	U	U	U	U	Die notwendige verknuplung für den Ausgang
WT-Zeile_2	0	0	1	0	1	Summe erkennen wir inzwischen schnell. Er ist
WT-Zeile_3	0	1	0	0	1	immer dann EINS, wenn die Parität der Ein-
WT-Zeile_4	0	1	1	1	0	gänge EINS ist (Ungerade).
WT-Zeile_5	1	0	0	0	1	$\Lambda c_0 S = \Lambda \oplus B \oplus C n$
WT-Zeile_6	1	0	1	1	0	
WT-Zeile_7	1	1	0	1	0	
WT-Zeile_8	1	1	1	1	1	

Der Ausgang «Carry out» ist immer dann EINS, wenn zwei der Eingänge EINS sind. Dafür haben kennen wir aber keine Verknüpfung. Wir können aber die Bedingungen aus der Wahrheitstabelle herauslesen und die notwendigen Verknüpfungen aufschreiben:

 $Cout = A \bullet B \bullet \overline{Cin} + A \bullet \overline{B} \bullet Cin + \overline{A} \bullet B \bullet Cin + A \bullet B \bullet Cin$

Neu gruppieren, so dass die A • B beieinander sind und intern umstellen:

$$Cout = \overline{Cin} \bullet A \bullet B + Cin \bullet A \bullet B + Cin \bullet A \bullet \overline{B} + Cin \bullet \overline{A} \bullet B$$

Ausklammern von A • B und Cin:

 $Cout = (\overline{Cin} + Cin) \bullet A \bullet B + Cin \bullet (A \bullet \overline{B} + \overline{A} \bullet B)$

Weglassen eines Terms: $(\overline{Cin} + Cin) = 1$

Cout = $A \bullet B$ + Cin $\bullet (A \bullet \overline{B} + \overline{A} \bullet B)$

EXOR-Verküpfung erkennen: $A \bullet \overline{B} + \overline{A} \bullet B = A \oplus B$; diese Verknüpfung haben wir schon als Teilresultat bei der Erzeugung der Summe S und können diese abgreifen.

 $Cout = A \bullet B + Cin \bullet (A \oplus B)$

Und hier ist das Schema (Diesmal mit IEC-Symbolen):



Der Volladdierer in Quartus:



Effektiv benötigen wir nur einen 3-bit-Addierer und schalten deshalb nur 3 «Volladdierer» hintereinander.

Wir addieren und Subtrahieren ja nur die Werte 1 und 2 (nur 2 Bit für den Summanden 2), da wir beim Subtrahieren aber mit dem Zweierkomplement arbeiten, müssen wir alle 3 Bit für den Summanden 2 und zusätzlich den «Carry In» Eingang benutzen.

Den letzten Carry-Ausgang benötigen wir nicht, dafür erzeugen wir noch einen Funktionsblock «Volladdierer ohne CarryOut». Ein Volladdierer ohne Carry-Ausgang ist ein simpler Paritätstester mit 3 Eingängen:



Ressourcen Logic elements: 1/1270 Total pins: 4/212

Wir generieren für beide Volladdierer je einen Funktionsblock:

Volladdierer mit CarryOut	Volladdierer ohne CarryOut						
Volladdierer_mCo	Volladdierer_mCo						
A S	A S						
B Cout	B Cout						
Cin	Cin						
inst1	inst1						

7



Und jetzt bauen wir den Addierer in die vorangehend entwickelte Schaltung ein (Mit Vereinfachung der Blöcke Inverter und Register/Latch von 4 Bit \rightarrow 3 Bit)



Arbeits- schritt	Beschreibung										
2	Simulation:										
2	Simulation: Simulation Waveform Editor - C/work/altera/MAXIV/Zaehler_VSHSWD_3Bit - Zaehler_VSHSWD_3Bit - [Zaehler_VSHSWD_3Bit - [Zaehler_JSHSWD_3Bit - [Zaehler_JSHSWD_3Bit - [Zaehler_JSHSWD_3Bit - [Zaehler_VSHSWD_3Bit - [Zaehler_VSHSWD_3Bit - [Zaehler_VSHSWD_3Bit - [Zaehler_JSHSWD_3Bit - [Zaehler										
	Auch wie vorher aber nur noch mit 3 Bit.										

Jetzt könnten wir die Sequenzerschaltung aus «7.4.4 Halbschritt-Sequenzer mit Zähler» am Ausgang anfügen und hätten einen Sequenzer der fast funktioniert. Unser Problem ist noch die richtige Schrittfolge für «Halbschritt» und «Wave Drive». Je nachdem wo der Zähler gerade steht, zählt er nur noch gerade oder nur noch ungerade Schritte. Am Anfang haben wir gesagt, dass wir später entscheiden werden wie dieses Problem lösen. Ich habe 15 Jahre lang versucht in den Zähler selber einzugreifen um die Schrittweiten passend zu verändern und ohne Schrittverluste hin- und herzuschalten. Ich habe in den ganzen 15 Jahren keine zufrieden stellende Lösung gefunden (Zwischenspeichern der Schrittkorrekturen, wieder zurück korrigieren und das in diversen Variationen, direktes Eingreifen in den Sequenzer, usw.). Die Lösung ist mir dann mal während einer Autofahrt in den Sinn gekommen. Einfach so, während ich über eine Autobahnbrücke fuhr. Und hier ist sie:



7.4.5.3 Die Korrekturschaltung «BLACK MAGIC»

Die Lösung liegt eigentlich nicht im Block «BLACK MAGIC» sonder darin, dass man ihn hat und dass man ihn zwischen den Zähler und den Schaltwerk für die Spulensteuerung schaltet. Dadurch wird der Zähler vom Sequenzer entkoppelt. Die Korrektur wird vorgenommen, ohne dass der Wert des Zähler verändert wird. Das bedeutet, dass sich sein Wert wird während dem Umschalten der Schrittarten nicht verändert und er beim Zurückschalten wieder in den ursprünglichen Zustand geht. Somit entstehen keine Schrittverluste und auch keine Doppelschritte wie bei anderen Ansätzen.

Dieses Konzept ist auch anwendbar für die Realisation eines Sequenzers in einem Mikrokontroller. Egal ob Assembler, C, C++, Phyton oder andere Programmiersprachen, diese oder an die Anforderungen angepasste Logik kann zwischen den Zähler und den Sequenzer geschaltet werden.

Die Schaltung selber haben wir schnell hergeleitet

	Halbschritt							Vollschritt							Wave Drive					
	Eingang Ausgang						Eingang Ausgang							Eingang			Ausgang			
WT-Zeile	C2	C1	С0	D2	D1	D0		C2	C1	С0	D2	D1	D0		C2	C 1	C0	D2	D1	D0
1	0	0	0	0	0	0		0	0	0	0	0	0		0	0	0	0	0	1
2	0	0	1	0	0	1		0	0	1	0	1	0		0	0	1	0	0	1
3	0	1	0	0	1	0		0	1	0	0	1	0		0	1	0	0	1	1
4	0	1	1	0	1	1		0	1	1	1	0	0		0	1	1	0	1	1
5	1	0	0	1	0	0		1	0	0	1	0	0		1	0	0	1	0	1
6	1	0	1	1	0	1		1	0	1	1	1	0		1	0	1	1	0	1
7	1	1	0	1	1	0		1	1	0	1	1	0		1	1	0	1	1	1
8	1	1	1	1	1	1		1	1	1	0	0	0		1	1	1	1	1	1

Wahrheitstabelle «BLACk MAGIC»:

Daraus sehen wir:

- Bei Halbschritt ändern wir nichts
- Bei Vollschritt benötigen wir nur gerade Zahlen und addieren deshalb immer eins zum Eingang der Wert ungerade ist
- Bei Wave Drive benötigen wir nur ungerade Zahlen und addieren deshalb immer eins zum Eingang der Wert gerade ist

Wir testen deshalb den Ausgangswert des Zählers auf gerade und ungerade Parität und addieren entsprechend der Prioritäten der Schrittartsteuerung den Wert 1 zum Ausgangswert des Zählers.

Dafür modifizieren wir die bestehende Wahrheitstabelle aus «7.4.5.3 Zuweisung der Schrittarten zum Zähler»:

VS = Vollschritt mit Prio 1; HS = Halbschritt mit Prio 2; WD = Wave Drive mit Prio 3

Prioritätstabelle						
	Schrittart		Korrektur			
WD	VS	HS	Dezimal			
0	0	0	keine Korrektur = 0			
0	0	1	keine Korrektur = 0			
0	1	0	+1 wenn ungerade			
0	1	1	+1 wenn ungerade			
1	0	0	+1 wenn gerade			
1	0	1	keine Korrektur = 0			
1	1	0	+1 wenn ungerade			
1	1	1	+1 wenn ungerade			

Damit können wir die Funktion des Korrekturbits herleiten:

Korrekturbit = VS • ungerade Zahl + WD • \overline{VS} • \overline{HS} • gerade Zahl

Korrekturbit = VS • C0 + WD • \overline{VS} • \overline{HS} • $\overline{C0}$

Jetzt fügen wir nach dem Zähler einen Addierer hinzu bei dem wir immer nur «plus 1» rechnen wenn es notwendig ist.

Umsetzung in programmierbarer Logik:



Arbeits- schritt	Beschreibung										
2	Simulation:										
	🕥 Simulation Waveform Editor - C:/work/altera/MAXII/BlackMagic/BlackMagic - BlackMagic - [BlackMagic_20180102132747.sim.vwf (Read-Only)] — 🗆 🗙										
	File Edit View Simulation Help										
	· 호조 조文 凝 분 수 스 조 VE 여 쨇 VC 전 V2 V										
	Master Time Bar: 0 ps	Pointer: 0 ps Interval: 0 ps	Start: End:								
	Name Value at 0 ps 80.0	ns 160,0 ns 240,0 ns 320,0 ns 400,0 ns 480,0 ns	560,0 ns 640,0 ns 720,0 ns 800,0 ns 880,0 ns 960,0 ns ^								
	S BO										
	HS BO										
	BO BO										
	Eingang U0 0 1	X 2 X 3 X 4 X 5 X 6 X 7 X 0 X 1 X	2 X 3 X 4 X 5 X 6 X 7 X 0 X 1 X 2 X 3								
	Vollschritt_ungerade B 0										
	waveDrive_gerade B0 Ausgang U0 0 11	J L J J J J J J J J J J J J J J J J J J									
	- Husgang 00										
	< > <		> V								
			0% 00:00:00								
	 Genau was wir wollten 										

Wir können aber immer noch etwas verbessern. Den Summierer können wir für diese Anwendung einfacher aufbauen. Die Eingänge «Bn» benötigen wir gar nicht. Muss +1 gerechnet werden setzen wir einfach das «Carry In» und können den 3-Bit-Addierer so mit 3 Halb-Addieren aufbauen.

Dafür modifizieren wir unseren Halbaddierer aus «7.3.1 Habaddierer mit Schemaeingabe» indem wir die Eingänge umbenennen.



Arbeits- schritt	Beschreibung										
3	Simulation :										
	🕥 Simulation Waveform Editor - C:/work/altera/MAXII/DreiBitPlusCarry/DreiBitPlusCarry - DreiBitPlusCarry - [DreiBitPlusCarry_20180102131636.sim.wvf (Read-O — 🔲 🗙										
	File Edit View Simulation Help										
	Master Time Bar. 0 ps Pointer: 34.78 ns Interval: 34.78 ns Start: End:										
	Name Value at 0 ps 80.0 ns 160.0 ns 240.0 ns 320.0 ns 400.0 ns 480.0 ns 560.0 ns 640.0 ns 720.0 ns 800.0 ns 880.0 ns 960.0 ns ^										
	➢ > Eingang U0										
	Image: Provide the state of the s										
	00:00:00 #0										
	Die Addition +1 funktioniert										

Jetzt ersetzen wir den 3-Bit-Volladdierer in der vorangehenden Schaltung durch den neuen vereinfachten Plus1-Addierer:

Arbeits- schritt	Beschreibung	
1	Schaltung BlaMa2: Variante 2 von BlackMagic	Ressourcen Logic elements: 5/1270 Total pins: 11/212
2	Simulation: Simulation Waveform Editor - C:/work/altera/MAXII/BlaMa2/BlaMa2 - BlaMa2 - [BlaMa2_20180102132431.sim.vvf (Read-Only)] - 二× File Edit View Simulation Help Search altera.com	
	Master lime bar (0 ps Pointer: [20.3 ns Interval: [20.3 ns Start: End: Name 0 ps 80.0 ns 160.0 ns 240.0 ns 320.0 ns 400.0 ns 560.0 ns 640.0 ns 720.0 ns 800.0 ns 960.0 ns VS B 0 B 0 B 0 B 0 0 ps 0 ps <t< th=""><th></th></t<>	

Jetzt fügen wir diese Schaltung zwischen Zähler und Sequenzer ein:



Jetzt fehlt nur noch die Zeitsteuerung. Die Entwicklung eines «Numerisch Kontrollierten Oszillators» NCO würde den Rahmen dieses Buches sprengen, den werden wir dafür in Buch 3 behandeln und erzeugen die Schrittfrequenz vorläufig mit den in diesem Kapitel schon behandelten Zählern. Wir wählen eine Schrittfrequenz von 50 Hz.

Erzeugung des Taktsignals für den Test des Sequenzers:

Wir benutzen wieder die Megafunktion «LPM_COUNTER» und müssen wieder die Parameter an die Frequenz 50 Hz anpassen.

Dafür geben wir in «Properties» neue Werte ein

«LPM_MODULUS» = 66000000 Hz : 50 Hz = 1320000

«LPM_WITDH» = 21; aus log 1 320 000 : log 2 = 20.33 aufgerundet



Pegelwandler

